发明名称 混成多层电路基板及其制造方法
摘要 提供一种在成为内层之电路基板上叠层外层材料,在自多层零件安装部延伸出至少1个缆线部之混成多层电路基板之外侧部位上,形成导电层而生成遮蔽电磁波妨害之遮蔽层时,更提升缆线部之弯曲性。;一种混合多层电路基板,是属于自多层零件安装部a中之最外层以外的层,延伸出至少一个缆线部b的混成多层电路基板,其特征为:上述混成多层电路基板是在外侧部位具有遮蔽电磁波妨害的遮蔽层,上述遮蔽层4是在对应于上述最外层之上述缆线部之位置上,以与上述电缆部之间具有空隙之方式被配置,具有:(1)与上述零件安装部中之上述最外层之电路层共有的底膜11;2)被形成在上述底膜之导电层12;和(3)绝缘保护上述导电层之覆盖层13。
申请公布号 TWI377890 申请公布日期 2012.11.21
申请号 TW095134345 申请日期 2006.09.15
申请人 美可多龙股份有限公司 发明人 猪濑裕昭;五十岚努
分类号 H05K3/46 主分类号 H05K3/46
代理机构 代理人 林志刚 台北市中山区南京东路2段125号7楼
主权项 一种混成多层电路基板,是属于自多层零件安装部中之最外层以外的层,延伸出至少一个缆线部的混成多层电路基板,其特征为:上述混成多层电路基板是在外侧部位具有遮蔽电磁波妨害的遮蔽层,上述遮蔽层是在对应于上述最外层之上述缆线部之位置上,以与上述电缆部之间具有空隙之方式被配置,具有:(1)与上述零件安装部中之上述最外层之电路层共有的底膜;(2)被形成在上述底膜之弯曲性良好的导电层;和(3)绝缘保护上述导电层之覆盖层。如申请专利范围第1项所记载之混成多层电路基板,其中,上述导电层是藉由导电性涂料所形成。如申请专利范围第1项所记载之混成多层电路基板,其中,上述导电层是藉由薄膜金属所形成。一种混成多层电路基板之制造方法,是属于自多层零件安装部中之最外层以外的层,延伸出至少一个缆线部的混成多层电路基板之制造方法,上述混成多层电路基板是在外侧部位具有遮蔽电磁波妨害的遮蔽层,上述遮蔽层是在对应于上述最外层之上述缆线部之位置上,以与上述电缆部之间具有空隙之方式被配置,其特征为:包含有下述工程1至工程5,(1)在以事先形成有电路之覆盖膜(coverlay)覆盖上述电路之内层电路基板之至少单面上,经由除去与上述缆线部抵接之部分的接着构件,叠层由膜片基底金属箔叠层体所构成之外层材料;(2)在上述零件安装部贯穿设置贯通孔及非贯通孔之至少一方,藉由电镀使上述穴内沈积金属,电性连接上述内层电路基板和上述外层材料;(3)藉由减去法(subtractive),在上述外层材料之金属箔执行电路形成,并且执行除去对应于自上述零件安装部延伸出之上述缆线部的位置之上述外层材料之金属箔,形成仅有膜片之构造;(4)在对应于上述缆线部之上述膜片之位置上,以网版印刷手法印刷导电性涂料;(5)形成覆盖上述导电性涂料之绝缘皮膜。一种混成多层电路基板之制造方法,是属于自多层零件安装部中之最外层以外的层,延伸出至少一个缆线部的混成多层电路基板之制造方法,上述混成多层电路基板是在外侧部位具有遮蔽电磁波妨害的遮蔽层,上述遮蔽层是在对应于上述最外层之上述缆线部之位置上,以与上述电缆部之间具有空隙之方式被配置,其特征为:包含有下述工程1至工程8,(1)在事先形成有电路且以覆盖膜(coverlay)覆盖上述电路之内层电路基板之至少单面上,经由除去与上述缆线部抵接之部分的接着构件,叠层膜片;(2)在上述零件安装部贯穿设置贯通孔及非贯通孔之至少一方;(3)藉由薄膜形成法,在上述膜片表面形成薄膜金属层;(4)在上述薄膜金属层上形成显像于所欲电路图案上之电镀抗蚀层,并且在对应于上述缆线部之位置留下电镀抗蚀层;(5)使用上述电镀抗蚀层执行电解电镀,形成电路;(6)在对应于上述薄膜金属层之上述缆线部之位置上,形成蚀刻抗蚀层;(7)使用上述蚀刻抗蚀层,蚀刻处理上述薄膜金属层而除去不需要部分,形成外层之电路图案;(8)在对应于上述薄膜金属层之上述缆线部之位置,形成绝缘皮膜。一种混成多层电路基板之制造方法,是属于自多层零件安装部中之最外层以外的层,延伸出至少一个缆线部的混成多层电路基板之制造方法,上述混成多层电路基板是在外侧部位具有遮蔽电磁波妨害的遮蔽层,上述遮蔽层是在对应于上述最外层之上述缆线部之位置上,以与上述电缆部之间具有空隙之方式被配置,其特征为:包含有下述工程1至工程9,(1)在事先形成有电路且以覆盖膜(coverlay)覆盖上述电路之内层电路基板之至少单面上,经由除去与上述缆线部抵接之部分的接着构件,叠层膜片;(2)在上述零件安装部贯穿设置贯通孔及非贯通孔之至少一方;(3)藉由薄膜形成法,在上述膜片表面形成薄膜金属层;(4)在上述薄膜金属层上形成显像于所欲电路图案上之电镀抗蚀层,并且在对应于上述缆线部之位置留下电镀抗蚀层;(5)使用上述电镀抗蚀层执行电解电镀,形成电路;(6)在对应于上述薄膜金属层之上述缆线部之位置上,形成蚀刻抗蚀层;(7)使用上述蚀刻抗蚀层,蚀刻处理上述薄膜金属层,形成外层之电路图案;(8)在对应于上述薄膜金属层之上述缆线部之位置,以网版印刷手法印刷导电性涂料;(9)形成覆盖上述导电性涂料之绝缘皮膜。
地址 日本