肖特基元件及形成方法

摘要

本发明揭示一种具有复数个单位单元之肖特基(Schottky)元件(5)，该等单位单元之每一者具有一由一终止结构(22)环绕之肖特基接触部分(13)，其导致在一反向偏压状态期间，在相对于该元件表面之垂直及水平方向上形成空乏区。

主权项

一种形成一肖特基元件之方法，其包含：在一半导体基板之一第一位置处形成一第一单位单元，其中该第一单位单元包含一肖特基接触及一第一导电率类型之一结构，该结构由一第二导电率类型之一第一区域侧向环绕且覆盖，其中该肖特基接触系一至该第一区域之肖特基接触；在该半导体基板之一第二位置处形成一终止结构，其包含：该第二导电率类型之一第一层；该第一导电率类型之一第二层，其覆盖且邻接该第一层且邻接该第一区域，其中一第一介面系由该第一层与该第二层形成且该第一介面相对于该肖特基接触所形成之一平面的深度大于最远离该肖特基接触所形成之该平面之一位置处的该第一单位单元之该结构的深度；该第二导电率类型之一第三层，其覆盖且邻接该第二层，其中一第二介面系由该第三层与该第二层形成；及在该半导体基板之一第三位置处形成一阴极接触；其中，当自一平面图查看时，该终止结构系位于该第一单位单元与该阴极端子接触之间。如请求项1之方法，其中该终止结构包含一环绕该第一单位单元之环形结构，其中该第三层系该环形结构之一部分。如请求项1之方法，其进一步包含形成包括该第一单位单元之复数个单位单元。如请求项1之方法，其进一步包含形成一电耦接至该第一层之阴极接触。如请求项4之方法，其进一步包含形成一电耦接至该第一层之该第二导电率类型的第二区域，其中该阴极接触系经由该第二区域电耦接至该第一层且该第二区域具有一掺杂剂浓度，其大于该第一区域之掺杂剂浓度。如请求项5之方法，其中该第二区域邻接该第三层。如请求项1之方法，其中该第一导电率类型系P型掺杂且该第二导电率类型系N型掺杂。如请求项1之方法，其进一步包含形成一覆盖且邻接该终止结构及该第一单位单元之该结构的介电层。如请求项1之方法，其中该第一层位于该第一区域下方。如请求项9之方法，其中该第一层邻接该第一区域。如请求项1之方法，其中该单位单元进一步包含位于该第一区域下方的单位单元。如请求项1之方法，其中该单位单元进一步包含位于一形成该肖特基接触之导电结构下方且与该导电结构邻接的单位单元。一种肖特基元件，其包含：在一半导体基板之一第一位置处之一第一单位单元，其中该第一单位单元包含一肖特基接触及一第一导电率类型之一结构，该结构由一第二导电率类型之一第一区域侧向环绕且覆盖，其中该肖特基接触系一至该第一区域之肖特基接触；在该半导体基板之一第二位置处之一终止结构，其包含：该第二导电率类型之一第一层；该第一导电率类型之一第二层，其覆盖且邻接该第一层且邻接该第一区域，其中一第一介面系由该第一层与该第二层形成且该第一介面相对于该肖特基接触所形成之一平面的深度大于最远离该肖特基接触所形成之该平面之一位置处的该第一单位单元之该结构的深度；该第二导电率类型之一第三层，其覆盖且邻接该第二层，其中一第二介面系由该第三层与该第二层形成；及在该半导体基板之一第三位置处之一阴极接触；其中，当自一平面图查看时，该终止结构系位于该第一单位单元与该阴极端子接触之间。如请求项13之元件，其中该终止结构包含一环绕该第一单位单元之环形结构，且该第三层系该环形结构之一部分。如请求项13之元件，其进一步包含一电耦接至该第一层之阴极接触。如请求项13之元件，其进一步包含一覆盖且邻接该终止结构及该第一单位单元之该结构的介电层。如请求项13之元件，其中该终止结构之该第一层位于该第一区域下方。如请求项13之元件，其中该单位单元进一步位于该第一区域下方。如请求项13之元件，其中该单位单元进一步位于一形成该肖特基接触之导电结构下方且与该导电结构邻接。一种形成一肖特基元件之方法，其包含：在一半导体基板之一第一位置处形成一第一单位单元，其中该第一单位单元包含一肖特基接触及一第一导电率类型之一结构，该结构由一第二导电率类型之一第一区域侧向环绕且覆盖，其中该肖特基接触系一至该第一区域之肖特基接触；在该半导体基板之一第二位置处形成一终止结构，其包含：该第二导电率类型之一第一层；该第一导电率类型之一第二层，其覆盖且邻接该第一层且邻接该第一区域，其中一第一介面系由该第一层与该第二层形成且该第一介面相对于该肖特基接触所形成之一平面的深度大于最远离该肖特基接触所形成之该平面之一位置处的该第一单位单元之该结构的深度；该第二导电率类型之一第三层，其覆盖于且邻接该第二层，其中一第二介面系由该第三层与该第二层形成；形成一电耦接至该第一层的该第二导电率类型的第二区域，其中该第二区域具有一大于该第三层之一掺杂剂浓度的掺杂剂浓度；形成一连接至该第二区域之阴极接触，其中，当自一平面图查看时，该终止结构系位于该第一单位单元与该阴极接触之间；及形成一覆盖且邻接该终止结构及该第一单位单元之该结构的介电层。