| 主权项 |
一种半导体装置，其包含：一半导体材料的本体；及一电荷补偿区域，其包括一形成于该半导体材料之本体之沟渠，其中该沟渠包含：一第一导电率类型的第一磊晶层，其形成于该沟渠之侧壁及下表面上；一第一本质层，其形成于该第一磊晶层之上；一第二导电率类型的第二磊晶层，其形成于该第一本质层之上，其中该第一本质层形成于该第一及第二磊晶层之间以减少相反导电率类型的掺杂物间之混合；及一第二本质层，其形成于该第二磊晶层之上。如请求项1之装置，其中该装置设定为一绝缘闸极场效电晶体，进一步包含一掺杂的本体区域，其形成于半导体材料之主体内并自沟渠相隔而使得该掺杂的本体区域不会形成该沟渠之上。如请求项2之装置，其进一步包含：一源极区域，其形成于该掺杂的本体区域；及一闸极结构，其形成邻接该沟渠，该掺杂的本体区域及该源极区域。如请求项3之装置，其中该闸极结构包含一导电间隔物闸极区域，形成于沿着半导体材料上的一介电区域之一侧壁。如请求项4之装置，其中该导电间隔物闸极区域包含一和该掺杂的本体区域及该源极区域以一介电层隔开的掺杂多晶矽间隔物。如请求项3之装置，其进一步包含一耦合至该电荷补偿区域的导电层。如请求项6之装置，其进一步包含一耦合至该源极区域的导电接触，及其中该导电层及导电接触系耦合一起。如请求项1之装置，其中该半导体材料之本体包含：一第一导电率类型的一半导体基板；及一磊晶层，其形成于该半导体基板之上及具有一上表面，及其中该沟渠自该上表面延伸进入该磊晶层。如请求项8之装置，其中该磊晶层包含一第二导电率类型，及其中该沟渠自该上表面延伸进入该半导体基板。如请求项9之装置，其中该第一导电率类型为n型，及其中该第二导电率类型为p型。如请求项8之装置，其进一步包含形成于邻接该电荷补偿区域之该上表面之该第一导电率类型的一掺杂层。如请求项11之装置，其进一步包含形成邻接该第一导电率类型之该掺杂层之一第二导电率类型的一掺杂层。一种半导体装置，其包含：一半导体材料的本体，其具有第一及第二相对主表面；一第一掺杂区域，其形成于邻接该第一主表面之该半导体材料之本体及包含一第一导电率类型；一第二掺杂区域，其形成于该第一掺杂区域及包含一第二导电率类型；一电荷补偿沟渠区域，其形成于邻接该第一掺杂区域之该半导体材料之本体，其中该电荷补偿沟渠区域包含：一沟渠；该第二导电率类型的一第一磊晶半导体层，其形成于连接该沟渠之等表面；一第一本质层，其形成于该第一磊晶半导体层之上；该第一导电率类型的一第二磊晶半导体层，其形成于邻接该第一磊晶半导体层，其中该第一本质层形成于该第一及第二磊晶半导体层之间以减少相反导电率类型的掺杂物间之混合；及一第二本质层，其形成于该第二磊晶半导体层之上；一控制电极，其形成邻接该等第一及第二掺杂区域。如请求项13之装置，其进一步包含一耦合至该电荷补偿沟渠区域的导电层。如请求项14之装置，其进一步包含一第三掺杂区域，形成于该电荷补偿沟渠区域并配置来强化该导电层及该电荷补偿沟渠区域之间欧姆接触。如请求项13之装置，其中该控制电极包含一间隔物闸极结构。一半导体装置，其包含：一具有第一及第二相对主表面之半导体材料的本体；一沟渠形成于该半导体材料之本体中；形成于邻接该沟渠之表面之一第一导电率类型的一第一磊晶半导体层；形成于邻接该第一磊晶半导体层之一第二导电率类型的一第二磊晶半导体层，以形成一电荷补偿沟渠区域；介于该第一及第二磊晶半导体层之一第一缓冲半导体层，其中该第一缓冲半导体层则配置来减少该第一及第二磊晶半导体层间掺杂物的混合；形成于该第二磊晶半导体层上方之一第二缓冲半导体层；形成于邻接该电荷补偿沟渠区域之该半导体材料的本体中之一第一掺杂区域，其中该第一掺杂区域包含该第二导电率类型；形成于该第一掺杂区域中之一第二掺杂区域，且该第二掺杂区域包含该第一导电率类型；及一邻接于该等第一及第二掺杂区域的控制电极。如请求项17之装置，其中半导体材料的本体包含形成于一半导体基板上方之该第一导电率类型的一半导体基板及该第二导电率类型的一半导体材料区域。如请求项17之装置，其进一步包含一导电层，耦合至该电荷补偿沟渠区域并配置来减少操作装置时所产生之该控制电极及该半导体材料本体间的电容值。如请求项19之装置，其进一步包含一第三掺杂区域，形成于该电荷补偿沟渠区域以强化该导电层及该电荷补偿沟渠区域间之欧姆接触。 |
