时序产生器以及半导体测试装置

摘要

本发明的时序产生器中可使图样相依性减低，时序产生器中的时序脉波信号的时序误差减少。时序产生器20中信号输出入电路30具有正反器(基准信号延迟元件)31，其对应于时脉信号的输入时序以输出一输出信号，延迟电路(可变延迟元件，时脉信号延迟电路)32不是设在正反器31的输出端侧而是设在时脉信号的输入端侧，使该时脉信号延迟。又，可设有相位同步回路34以取代该时脉信号延迟电路32。

主权项

一种时序产生器，其输出一种基准信号已延迟所定时间的时序脉波信号，其在构成上的特征为包括：延迟时间演算元件，其算出施加至该基准信号的延迟时间；以及信号输出入电路，其对应于该延迟时间演算元件所算出的延迟时间以延迟该基准信号，该信号输出入电路具备：资料延迟电路，用以延迟该基准信号；时脉信号延迟电路，依据该延迟时间，延迟时脉信号的输入时序；以及资料保持电路，耦接至该资料延迟电路与该时脉信号延迟电路，接收延迟的该基准信号和延迟的该时脉信号的该输入时序，且同时依据该时脉信号的该输入时序，输出延迟的该基准信号。如申请专利范围第1项所述之时序产生器，其中该资料保持电路包含正反器。一种时序产生器，其输出一种基准信号已延迟所定时间的时序脉波信号，其在构成上的特征为包括：延迟时间演算元件，其算出施加至该基准信号的延迟时间；以及信号输出入电路，其对应于该延迟时间演算元件所算出的延迟时间以使基准信号延迟，该信号输出入电路具备：资料延迟电路，用以延迟该基准信号；相位偏移电路，依据该延迟时间，延迟时脉信号的输入时序；以及资料保持电路，耦接至该资料延迟电路与该时脉信号延迟电路，接收延迟的该基准信号和延迟的该时脉信号的该输入时序，且同时依据该时脉信号的该输入时序，输出延迟的该基准信号，其中相位偏移电路更包括：相位检出器，用以检出该时脉信号的相位；偏移量产生部，产生偏移量，用以延迟该时脉信号；电压控制振荡器，接收延迟的该时脉信号，使延迟的该时脉信号具有正确同步的频率，并加以输出至该资料保持电路。如申请专利范围第3项所述之时序产生器，其中该资料保持电路包含正反器。一种半导体测试装置，包括：图样产生器，其产生一测试图样和一期待值图样；波形整形器，其对该测试图样进行波形整形且施加该测试图样至被测试装置；图样比较器，其对来自被测试装置之测试结果和由图样产生器而来的期待值图样进行比较，以判断该被测试装置的良否；以及时序产生器，其采用一测试时序以使时序脉波信号施加至波形整形器，其特征为：时序产生器是由申请专利范围第1项至第4项中任一项所记载的时序产生器所构成。