限制由主开关FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的电路及方法

摘要

本发明提供一种限制di/dt的电路，该di/dt由主开关FET在其关断期间所抵抗电感开关电路产生。该限制di/dt的电路包括：串联主开关FET的辅助电感，其用于感应与di/dt成比例的辅助感应电压；以及与主开关FET并联的辅助FET。该辅助FET的栅极连接所述辅助电感，使栅极电压等于辅助电感电压。当di/dt具有超过预先设定的最大减小率的趋势时，该辅助FET自动产生一辅助电流分量，以抵消所述的di/dt的进一步减小。主开关FET和辅助FET可以形成在同一晶片之上，两者共用源极和漏极。辅助电感作为连接主开关FET源极和主开关相应外部埠之间的固有必要键合线的寄生电感，从而简化封装结构，降低成本。

主权项

一种限制由主开关场效应电晶体(FET)在其非箝制或部分非箝制电感关断期间所产生的电流微分的电路，其特征在于，包括：介入辅助电感，其经由主开关FET的源极串联主开关FET，其用于感应与所述电流微分成比例的辅助感应电压；辅助场效应电晶体(FET)，其与主开关FET并联，所述的辅助FET的栅极连接所述辅助电感的一端，从而使栅极电压等于所述的辅助电感电压，当所述电流微分具有超过预先设定的最大减小率(di/dt)MAX的趋势时，辅助FET自动产生一辅助电流分量，以抵消所述的电流微分的进一步减小；借此将电流微分的最大值限制为(di/dt)MAX。如申请专利范围第1项所述的限制由主开关FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的电路，其中：所述的主开关FET进一步连接到外部电感开关电路，该电感开关电路包括：接地端和电源电压；以及带有至少一个寄生电感或一个电感元件的电感网路，以此，该限制由主开关场FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的电路可受控制来开关电感开关电路，将所述的电流微分最大值限制为(di/dt)MAX，从而在所述主开关FET关断期间可以防止相关联的过多的电压超调和振荡。如申请专利范围第2项所述的限制由主开关FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的电路，其中：所述的主开关FET和所述的辅助FET都是N通道FET。如申请专利范围第3项所述的限制由主开关FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的电路，其中：电源电压连接电感网路；辅助电感的一端和辅助FET的栅极都连接接地端；主开关FET和辅助FET的漏极都连接电感网路。如申请专利范围第2项所述的限制由主开关FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的电路，其中：所述的主开关FET和所述的辅助FET都是P通道FET。如申请专利范围第5项所述的限制由主开关FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的电路，其中：辅助电感的一端和辅助FET的栅极都连接电源电压；主开关FET和辅助FET的漏极都连接电感网路；电感网路的另一端连接接地端。如申请专利范围第3项所述的限制由主开关FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的电路，其中：所述的电感开关电路还包括高压侧FET；主开关FET作为低压侧FET和高压侧FET同步工作，用以对电感网路实现可控开关；电源电压连接高压侧FET；辅助电感和辅助FET的栅极都连接接地端。一种限制由主开关FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的装置，其特征在于，包括：主开关FET；介入辅助电感，其经由主开关FET的源极串联主开关FET，其用于感应与所述电流微分成比例的辅助感应电压；辅助FET，其与主开关FET并联，所述的辅助FET的栅极连接所述辅助电感的一端，从而使栅极电压等于所述的辅助电感电压，当所述电流微分的具有超过预先设定的最大减小率(di/dt)MAX的趋势时，辅助FET自动产生一辅助电流分量，以抵消所述的电流微分的进一步减小；借此，当关断非箝制或部分非箝制电感负载时，用以限制由主开关FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的装置将电流微分的最大值限制为(di/dt)MAX，从而可以防止在非箝制或部分非箝制电感负载中相关联的过多的电压超调和振荡。如申请专利范围第8项所述的限制由主开关FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的装置，其中：主开关FET和辅助FET被形成在同一块晶片之上，两者共用一个公共源极和一个公共漏极，从而将所述的限制由主开关FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的装置作为一个双栅极FET。如申请专利范围第8项所述的限制由主开关FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的装置，其中：主开关FET和辅助FET分别形成在两块分离的晶片上，并将所述的两块晶片共同封装在一个引线框架之上。如申请专利范围第8项所述的限制由主开关FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的装置，其中：在最终封装级上，辅助电感是作为连接主开关FET源极和主开关相应外部埠之间的固有必需键合线的寄生电感，从而可以简化装置封装结构，降低成本。如申请专利范围第8项所述的限制由主开关FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的装置，其中：所述的主开关FET和所述的辅助FET都是N通道FET。如申请专利范围第8项所述的限制由主开关FET在其非箝制或部分非箝制电感关断期间所产生的电流微分的装置，其中：所述的主开关FET和所述的辅助FET都是P通道FET。一种限制电流微分的方法，该电流微分是由主开关FET引起的，该主开关流过主电流，且该主开关连接外部电感开关电路，该外部电感开关电路包括：接地端和电源电压；以及带有至少一个寄生电感或一个电感元件的电感网路，其特征在于，所述方法包括：当所述电流微分具有超过预先设定的最大减小率(di/dt)MAX的趋势时，自动产生与主电流并联的附加辅助电流，以抵消所述的电流微分的进一步减小；借此，将电流微分的最大值限制为(di/dt)MAX，从而防止在主开关FET关断过程中产生过多的电压超调和振荡。如申请专利范围第14项所述的限制电流微分的方法，其中，自动产生附加辅助电流的步骤还包括：提供了介入辅助电感，其经由主开关FET的源极串联主开关FET，其用于感应与所述电流微分成比例的辅助感应电压；以及提供了辅助FET，其与主开关FET并联，所述的辅助FET的栅极连接所述辅助电感的一端，从而使栅极电压等于所述的辅助电感电压，当所述电流微分具有超过所述的(di/dt)MAX的趋势时，辅助FET自动产生所述的辅助电流。如申请专利范围第15项所述的限制电流微分的方法，其中：所述的主开关FET是N通道FET，同时也提供一个N通道FET作为辅助FET。如申请专利范围第16项所述的限制电流微分的方法，其中：提供N通道FET作为辅助FET的步骤还包括：将电源电压连接到电感网路；将辅助电感的一端和辅助FET的栅极都连接接地端；以及将主开关FET和辅助FET的漏极都连接电感网路。如申请专利范围第16项所述的限制电流微分的方法，其中：所述的电感开关电路进一步包括高压侧FET，主开关FET作为低压侧FET与高压侧FET同步工作，用以对电感网路实现可控开关，电源电压连接高压侧FET，以及还包括所提供的辅助电感和辅助FET的栅极都连接接地端。如申请专利范围第15项所述的限制电流微分的方法，其中：所述的主开关FET是P通道FET，同时也提供一个P通道FET作为辅助FET。如申请专利范围第19项所述的限制电流微分的方法，其中：提供P通道FET作为辅助FET的步骤还包括：将辅助电感的一端和辅助FET的栅极都连接电源电压；将主开关FET和辅助FET的漏极都连接电感网路；以及将电感网路的另一端连接接地端。