非阻塞协处理器接口系统

摘要

本实用新型涉及一种非阻塞协处理器接口系统，包括：主处理器，向协处理器发送调用指令，并且在发送完成后继续执行后续指令，当主处理器需要协处理器的操作结果时，由主处理器向协处理器发出返回指令；至少一个参数寄存器，根据主处理器发出的调用指令从数据总线读取操作参数以提供给协处理器，并根据主处理器发出的返回指令从数据总线读取返回参数以提供给协处理器；至少一个协处理器，根据所述操作参数执行操作，所述协处理器包括内部寄存器，协处理器在操作完成后将操作结果存储在所述内部寄存器中；外部寄存器，协处理器根据所述返回参数将协处理器内部寄存器中存储的操作结果写入该外部寄存器；主处理器读取该外部寄存器中的操作结果。

主权项

一种非阻塞协处理器接口系统，其特征在于，该系统包括：主处理器，其输出端连接至少一个参数寄存器及至少一个协处理器，该主处理器向协处理器发送调用指令，并且在发送完成后继续执行后续指令，当主处理器需要协处理器的操作结果时，由主处理器向协处理器发出返回指令；至少一个参数寄存器，每个参数寄存器的输入端分别连接至主处理器和数据总线，每个参数寄存器的输出端连接至协处理器，所述参数寄存器根据主处理器发出的调用指令从所述数据总线读取操作参数以提供给协处理器，并根据主处理器发出的返回指令从所述数据总线读取返回参数以提供给协处理器；至少一个协处理器，根据所述操作参数执行操作，所述协处理器包括内部寄存器，协处理器在操作完成后将操作结果存储在所述内部寄存器中；外部寄存器，协处理器根据所述返回参数将协处理器内部寄存器中存储的操作结果写入该外部寄存器；主处理器读取该外部寄存器中的操作结果。