总线互连，弱有序处理系统及在弱有序处理系统中强制执行强有序请求的方法

摘要

本发明涉及一种弱有序处理系统及用于在弱有序处理系统中强制执行强有序存储器存取请求的方法。所述处理系统包括多个存储器装置及多个处理器。所述处理器的每一者均经配置以向存储器装置中的一者或多者产生存储器存取请求，其中存储器存取请求的每一者均具有可经断定以指示强有序请求的属性。所述处理系统进一步包括经配置以将所述处理器介接到存储器装置的总线互连，所述总线互连进一步经配置以基于所述属性对存储器存取请求强制执行排序约束。

主权项

一种弱有序处理系统，其包括：多个存储器装置；多个始发处理器，所述处理器的每一者均经配置以向所述存储器装置中的一者或多者产生存储器存取请求，所述存储器存取请求的每一者具有可经断定以指示所述存储器存取请求是否是强有序请求的属性；及总线互连装置，其包括总线开关和控制器，其中，所述总线开关经配置以将所述处理器介接到所述存储器装置，所述控制器经配置以通过向所述多个始发处理器中的一者可存取的其它存储器装置中的每一者发送存储器屏障来对从所述多个始发处理器中的一者到目标存储器装置的强有序存储器存取请求强制执行排序约束。