发明名称 TFT-LCD阵列基板及其制造方法
摘要 本发明公开了一种TFT-LCD阵列基板及其制造方法。该制造方法包括:在透明基板上依次沉积透明导电薄膜、源漏金属薄膜及掺杂半导体薄膜,通过第一构图工艺形成包括掺杂半导体层、源电极、漏电极、数据线和像素电极的图形;沉积半导体薄膜,通过第二构图工艺形成包括TFT沟道和半导体层的图形;沉积绝缘薄膜和栅金属薄膜,通过第三构图工艺形成包括栅线和栅电极的图形。本发明通过三次构图工艺制造了顶栅极结构的TFT-LCD阵列基板,相比现有的三次构图工艺制造阵列基板的方法,本发明无需进行离地剥离工艺,极大的简化了工艺难度,提高了产品的良品率。
申请公布号 CN101894807B 申请公布日期 2012.11.21
申请号 CN200910085506.6 申请日期 2009.05.22
申请人 北京京东方光电科技有限公司 发明人 刘圣烈;崔承镇;宋泳锡
分类号 H01L21/84(2006.01)I;H01L21/027(2006.01)I;H01L21/311(2006.01)I;H01L27/12(2006.01)I 主分类号 H01L21/84(2006.01)I
代理机构 北京派特恩知识产权代理事务所(普通合伙) 11270 代理人 周义刚;张颖玲
主权项 一种TFT‑LCD阵列基板的制造方法,所述阵列基板包括栅电极区域、数据线区域、半导体层区域,源电极区域、漏电极区域、栅线区域及像素电极区域,其特征在于,包括:步骤1:在透明基板上依次沉积透明导电薄膜、源漏金属薄膜及掺杂半导体薄膜,通过第一构图工艺形成包括掺杂半导体层、源电极、漏电极、数据线和像素电极的图形;具体包括:提供透明基板;在所述透明基板上依次沉积透明导电薄膜、源漏金属薄膜及掺杂半导体薄膜;在掺杂半导体薄膜上涂敷光刻胶;通过双调掩模板对所述光刻胶进行曝光及显影处理,使得所述数据线区域、源电极区域及漏电极区域的光刻胶具有第一厚度,所述像素电极区域的光刻胶具有第二厚度,所述第一厚度大于第二厚度,其余区域不存在光刻胶;通过第一刻蚀工艺完全刻蚀掉所述其余区域的掺杂半导体薄膜、源漏金属薄膜和透明导电薄膜;通过灰化工艺去除第二厚度的光刻胶,暴露出所述像素电极区域的掺杂半导体薄膜;通过第二刻蚀工艺完全刻蚀掉所述像素电极区域的掺杂半导体薄膜、源漏金属薄膜;剥离剩余光刻胶;步骤2:沉积半导体薄膜,通过第二构图工艺形成包括TFT沟道和半导体层的图形;具体包括:沉积半导体薄膜;在所述半导体薄膜上涂覆光刻胶;通过掩膜板对光刻胶进行曝光和显影处理,仅在所述半导体层区域保留 光刻胶;通过第三刻蚀工艺刻蚀掉暴露出的半导体薄膜;剥离剩余光刻胶;步骤3:沉积绝缘薄膜和栅金属薄膜,通过第三构图工艺形成包括栅线和栅电极的图形。
地址 100176 北京市经济技术开发区西环中路8号