发明名称 |
半导体器件 |
摘要 |
各自在内部包含栅多晶硅(11a)的条纹状栅沟槽(7)在n型漂移层(1)的一个主表面中形成,并且这些栅沟槽(7)连接到栅电极。各自在内部包括n型发射极层(5)的p型基极层(4)选择性地在两个相邻的栅沟槽(7)之间的各个台面区域(18)中形成,并且这些p型基极层(4)连接到发射电极(12)。一个或多个虚置沟槽(8)在栅沟槽(7)的纵向上彼此相邻的p型基极层(4)之间形成。在每一虚置沟槽(8)的内侧表面上在距栅多晶硅(11a)的一距离处隔着栅氧化膜(10)形成导电虚置多晶硅(11b)。该虚置多晶硅(11b)可连接到发射电极(12)。因此,可设置即使在施加到集电极和发射极之间的电压为低的情况下也具有小的镜像电容的绝缘栅半导体器件。 |
申请公布号 |
CN102792448A |
申请公布日期 |
2012.11.21 |
申请号 |
CN201180012961.9 |
申请日期 |
2011.02.18 |
申请人 |
富士电机株式会社 |
发明人 |
小野泽勇一 |
分类号 |
H01L29/739(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L29/739(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
张鑫 |
主权项 |
一种半导体器件,包括:第一导电类型的第一半导体层;在所述第一半导体层上形成的第二导电类型的第二半导体层;在所述第二半导体层的表面中形成的条纹状的第一沟槽;隔着绝缘膜形成在所述第一沟槽中的栅电极;在所述第一沟槽之间在所述第一沟槽的延伸方向上选择性地形成的所述第一导电类型的第三半导体层;在所述第三半导体层的表面中选择性地形成的所述第二导电类型的第四半导体层;与所述第三半导体层和第四半导体层接触的发射电极;与所述第一半导体层接触的集电电极;以及在彼此相邻的第一沟槽之间形成的第二沟槽,所述第二沟槽与彼此相邻的第一沟槽平行地形成,并且所述第二沟槽在两个第三半导体层之间形成。 |
地址 |
日本神奈川县 |