发明名称 一种全数字可配置动态信道分路技术的设计方法
摘要 本发明公开了一种全数字可配置动态信道分路技术的设计方法,它涉及通信领域中数字信号处理的滤波、抽取以及多点FFT等技术。它通过采用串并结合的结构实现了多相滤波器以及模块化多点FFT,从而完成对多路信号的分路,此实现方法减少了硬件复杂度,且可通过配置参数兼容多种分路路数,路数可扩展至上百路,提高了单个解调器的处理能力及灵活性。本发明具有模块化特点,通过更换不同的FFT模块可灵活调整兼容的分路路数,而整体结构不用调整,具有资源消耗低、可扩展能力强、处理带宽可变、处理分路路数灵活可变等优点,适用于同时处理多路信号的场合,特别适合星状网通信系统中心站。
申请公布号 CN102790623A 申请公布日期 2012.11.21
申请号 CN201210231744.5 申请日期 2012.07.05
申请人 中国电子科技集团公司第五十四研究所 发明人 李辉;岳田;张娜;张鹏宗;王利军
分类号 H04B1/00(2006.01)I 主分类号 H04B1/00(2006.01)I
代理机构 代理人
主权项 一种全数字可配置动态信道分路技术的设计方法,其特征在于包括步骤:①合路信号数据首先经过第1至第N存储器,第1至第N存储器是深度为R的双端口RAM,根据配置选择分路路数C,其中N为自然数,C≤R;每个数据时钟写入第1存储器一个合路信号数据,数据写入地址是接着上一状态的写入地址在0至C‑1个地址中循环;当一个合路信号数据来时写入第1存储器的地址a中,同时第1存储器地址a中的原存储数据将移入到第2存储器中的对应地址中,第2存储器的写入地址变化与第1存储器相同,以此类推,第1至第N双端口RAM组成一个相互连接的串行存储结构;②在连续Y个合路信号数据进入存储器存储后,在高倍工作时钟下,第1至第N存储器同时分别按照写入地址从旧到新的顺序依次循环读出C个合路信号数据,并分别与N组滤波器系数对应相乘相加,得到各路成型滤波后的串行数据,从而实现可配置的多相滤波器组模块;其中,Y为满足经过多相滤波器组计算后输出数据采样点数的输入抽样因子;③多相滤波后的各路串行数据接着进行R点FFT计算;根据Good‑Thomas FFT算法,信号第一级需要对输入数据进行重新排序并调整为K点的并行数据,然后经过K点FFT模块完成K点的FFT计算,之后第二级将第一级的数据调整为L点的并行数据,经过L点的FFT模块完成L点的FFT计算,以此类推在经过第X级的FFT计算并将输出结果重新排序输出后,最终完成R=K*L*…*M点的FFT计 算;其中所做FFT级数可以根据分路路数可配置动态增加或删减,每一级FFT都是通过RAM调整输出下级所需要的并行数据和M点FFT计算模块构成,最终实现可配置的FFT模块;其中,K、L、M分别表示所做FFT的点数;完成全数字可配置动态信道分路技术的设计。
地址 050081 河北省石家庄市中山西路589号第五十四所卫通部