一种TETRA收发信机及其实现方法

摘要

本发明公开了一种TETRA收发信机及其实现方法，收发信机包括宽带射频前端部件和载波处理板，宽带射频前端部件包括接收通道和发射通道，接收通道包括依次联接的射频接收滤波器、低噪声放大器、下变频器、接收用中频滤波器和中频自动增益控制放大器；发射通道包括依次联接的发射用中频滤波器、中频放大器、上变频器、射频发射滤波器和射频功率放大器；所述的载波处理板包括模数转换模块、数模转换模块，现场可编程门阵列器件和数字信号处理器和时钟单元。本发明具有较高的性能、较高的灵活性、对信号变化适应较强、系统硬件结构易于模块化、结构化设计，硬件平台结构简单、并且具有很高的通用性、易于系统功能的扩展和升级等特点。

主权项

一种TETRA收发信机，其特征包括宽带射频前端部件和载波处理板，所述的宽带射频前端部件包括接收信道和发射信道，所述的接收通道包括依次联接的射频接收滤波器(RF BPF)低噪音放大器(LNA)、下变频器、接收用中频滤波器(IF BPF)和中频自动增益控制放大器(AGC)，所述的射频接收滤波器(RF BPF)与天线双工器联接；所述的发射通道包括依次联接的发射用中频滤波器(IF BPF)、中频放大器(Amp)、上变频器、射频发射滤波器(RF BPF)和射频功率放大器(PA)，所述的射频功率放大器(PA)与天线双工器联接；所述的载波处理板包括模数转换模块(高速ADC)、数模转换模块(高速DAC)、现场可编程门阵列器件(FPGA)、数字信号处理器(DSP)和时钟单元，所述的模数转换模块(高速ADC)与前述接收通道的中频自动增益控制放大器(AGC)联接，所述的数模转换模块(高速DAC)与前述发射频道的发射用中频滤波器(IF BPF)联接；现场可编程门阵列器件(FPGA)连接于模数转换模块(高速ADC)、数模转换模块(高速DAC)与数字信号处理器(DSP)之间；数字信号处理器(DSP)的另一端与逻辑链路控制层(LLC)联接；所述的时钟单元设有分别于宽带射频前端部件、模数转换模块(高速ADC)、数模转换模块(高速DAC)、现场可编程门阵列器件(FPGA)、数字信号处理器(DSP)联接并为其提供同源时钟的各端口。