降低BEoL互连结构中的总介电常数的工艺集成方案

摘要

本发明提供了后端线程(BEoL)互连结构及其制造方法。该结构的特征在于较窄的导电线和减小的总介电常数值。使用共形扩散阻挡层和选择性地形成的覆盖层来将互连结构中的导电线和过孔与周围的介电层隔离。本发明的方法采用缩窄光刻胶掩模中的开口的技术来形成较窄的过孔。更窄的开口增加过孔与导电线之间所能容许的不对准量。

主权项

一种制造互连结构的方法，包括：形成导电线；选择性地在该导电线上形成第一覆盖层；在该第一覆盖层上形成介电阻挡层；在该第一覆盖层上形成低k层；使该导电线暴露，包括在该低k层上方形成具有开口的掩模层，缩窄该掩模层中的该开口，以及通过使该缩窄的开口穿过该低k层和该介电阻挡层而至少延伸至该第一覆盖层来形成过孔；在该过孔的侧壁上形成第一扩散阻挡层；以及用第一导电材料填充该过孔。