提供递增冗余的编码器和编码方法

摘要

本发明涉及用于对输入数据字(D)进行纠错码编码以编码成码字(Z1，Z2)的编码器，包括：编码器输入端(1451)，用于接收输入数据字(D)，每个输入数据字包括第一数目Kldpc个信息符号，编码装置(1452)，用于将输入数据字(D)编码成码字(Z1，Z2，Z3，Z4)，使得码字包括基本码字部分(B)和辅助码字部分(A)，该基本码字部分(B)包括数据部分(D)和第二数目Nldpc-Kldpc个基本奇偶符号的基本奇偶部分(Pb)，并且该辅助码字部分(A)包括第三数目MIR个辅助奇偶符号的辅助奇偶部分(Pa)，其中所述编码装置(14)适应于i)根据第一码从输入数据字(D)生成所述基本码字部分(B)，其中基本奇偶符号是通过在根据第一地址生成规则确定的奇偶符号地址处累积信息符号来生成的，以及ii)根据第二码从输入数据字(D)生成所述辅助码字部分(A)，其中辅助奇偶符号是通过在奇偶符号地址y处累积信息符号m来生成的，其中所述奇偶符号地址y是根据第二地址生成规则：如果x≥Nldpc-Kldpc，则Nldpc-Kldpc+{x+m mod Ga×QIR}mod MIR，来确定的，其中x表示与大小为Ga的群组的第一信息符号相对应的奇偶符号累积器的地址，并且QIR是依从辅助码率的预定常数，以及编码器输出端(1454)，用于输出所述码字(Z1，Z2)。

主权项

一种用于对输入数据字(D)进行纠错码编码以编码成码字(Z1，Z2)的编码器，包括：‑编码器输入端(1451)，用于接收输入数据字(D)，每个输入数据字包括第一数目Kldpc个信息符号，‑编码装置(1452)，用于将输入数据字(D)编码成码字(Z1，Z2，Z3，Z4)，使得码字包括基本码字部分(B)和辅助码字部分(A)，该基本码字部分(B)包括数据部分(D)和第二数目Nldpc‑Kldpc个基本奇偶符号的基本奇偶部分(Pb)，并且该辅助码字部分(A)包括第三数目MIR个辅助奇偶符号的辅助奇偶部分(Pa)，其中所述编码装置(14)适应于i)根据第一码从输入数据字(D)生成所述基本码字部分(B)，其中基本奇偶符号是通过在根据第一地址生成规则确定的奇偶符号地址处累积信息符号来生成的，以及ii)根据第二码从输入数据字(D)生成所述辅助码字部分(A)，其中辅助奇偶符号是通过在奇偶符号地址y处累积信息符号m来生成的，其中所述奇偶符号地址y是根据如下第二地址生成规则确定的如果x≥Nldpc‑Kldpc，则Nldpc‑Kldpc+{x+m mod Ga×QIR}mod MIR其中x表示与大小为Ga的群组的第一信息符号相对应的奇偶符号累积器的地址，并且QIR是依从辅助码率的预定常数，以及‑编码器输出端(1454)，用于输出所述码字(Z1，Z2)。