数字通信设计性实验平台

摘要

本实用新型公开了一种数字通信设计性实验平台，包括相连接的信号发送处理单元和信号接收处理单元，所述信号发送处理单元包括第一可编程逻辑器件以及与第一可编程逻辑器件相连接的发送模块、第一测试模块、并行I/O模块，所述信号接收处理单元包括第二可编程逻辑器件以及与第二可编程逻辑器件相连接的接收模块、第二测试模块、并行LED模块。本实用新型采用速度快、集成度高、适合逻辑电路设计的CPLD，能够实现多种设计性实验内容，还能够进行相关单元实验的软硬件调试，抽取出通用模块和专业模块，统筹设计硬件平台，设计简单、结构紧凑、便于携带、成本较低，有利于学员对数字信号处理实验的理解和掌握。

主权项

数字通信设计性实验平台，包括信号发送处理单元和信号接收处理单元，所述信号发送处理单元的输出端与信号接收处理单元的输入端相连接，其特征在于：所述信号发送处理单元包括第一可编程逻辑器件以及与第一可编程逻辑器件相连接的发送模块、第一测试模块、并行I/O模块，所述信号接收处理单元包括第二可编程逻辑器件以及与第二可编程逻辑器件相连接的接收模块、第二测试模块、并行LED模块、所述发送模块的输出端作为信号发送处理单元的输出端，所述接收模块的输入端作为信号接收处理单元的输入端。