| 发明名称 | 减小半导体器件栅诱导漏极泄漏的方法、MOS器件制造方法 | ||
| 摘要 | 本发明提供了一种减小半导体器件栅诱导漏极泄漏的方法、MOS器件制造方法。根据本发明的减小半导体器件栅诱导漏极泄漏的方法包括：在对半导体器件的源极和漏极进行离子注入时，源极和漏极的掺杂注入方向在垂直于硅片的方向的基础上朝着源极的一侧倾斜一个锐角。本发明在源漏掺杂工艺中，采用斜角注入的方法，在保持沟道有效长度不变的情况下，降低了漏端的纵向电场强度，从而减小了半导体器件栅致漏极泄漏电流。 | ||
| 申请公布号 | CN102779738A | 申请公布日期 | 2012.11.14 |
| 申请号 | CN201210081676.9 | 申请日期 | 2012.03.23 |
| 申请人 | 上海华力微电子有限公司 | 发明人 | 俞柳江 |
| 分类号 | H01L21/265(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L21/265(2006.01)I |
| 代理机构 | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人 | 陆花 |
| 主权项 | 一种减小半导体器件栅诱导漏极泄漏的方法，其特征在于包括：在对半导体器件的源极和漏极进行离子注入时，源极和漏极的掺杂注入方向在垂直于硅片的方向的基础上朝着源极的一侧倾斜一个锐角。 | ||
| 地址 | 201203 上海市浦东新区张江高科技园区高斯路497号 | ||