双通道实时相关机的实现

摘要

本发明涉及一种双通道实时相关机在FPGA芯片上的实现，包括PCI本地端接口核、DMA接口控制逻辑、16K深度FIFO、DSP核、ADC控制逻辑和时钟管理单元；所述DSP核的处理流程为，ADC采样数据通过延迟补偿后，进入双通道FFT核，经通道数据分离和数据切割，进入自相关和互相关运算单元，最后进入积分器进行积分，再进入FIFO单元。这样可以提高互相关的信噪比，同时节省很多芯片资源空间和实现高速运算。

主权项

一种双通道实时相关机的实现，包括PCI本地端接口核（1）、DMA接口控制逻辑（2）、16K深度FIFO单元（3）、DSP核（4）、ADC控制逻辑（5）和时钟管理单元；其特征在于：所述DSP核（4）的处理流程为，ADC采样数据（41）通过延迟补偿模块（42）进入双通道FFT核（43），经通道数据分离（44）和数据切割（45），进入自相关和互相关运算单元（46），最后进入积分器（47）进行积分，再进入16K深度FIFO单元（3）。