发明名称 半导体封装结构及其制造方法
摘要 一种半导体封装结构制造方法,提供一封装载板;形成一导电迹线于封装载板上;形成一介电材料层覆盖导电迹线并暴露出导电接垫以形成一介电材料层基板;设置一芯片于介电材料层基板上并与导电接垫电性连接;形成一封装胶体覆盖芯片与介电材料层基板;移除封装载板以暴露出介电材料层基板的下表面;形成一图案化防焊层于介电材料层基板的下表面,其中部分导电迹线的多个对外导电接点是暴露于图案化防焊层之外;以及形成一金属最终表面处理层于对外导电接点上。一种半导体封装结构亦于此处提出。本发明的方法与结构可提高工艺成品率。
申请公布号 CN102779767A 申请公布日期 2012.11.14
申请号 CN201110127217.5 申请日期 2011.05.09
申请人 群成科技股份有限公司 发明人 卓恩民
分类号 H01L21/60(2006.01)I;H01L21/56(2006.01)I;H01L23/488(2006.01)I;H01L23/31(2006.01)I 主分类号 H01L21/60(2006.01)I
代理机构 上海专利商标事务所有限公司 31100 代理人 陈亮
主权项 一种半导体封装结构的制造方法,其特征在于,包含下列步骤:提供一封装载板,其中所述封装载板的至少一表面设置一可剥离金属层;形成一第一导电迹线于所述可剥离金属层上,其中所述第一导电迹线环绕于一芯片承载区域的周围,且所述第一导电迹线含有多个导电接垫设置于其上;形成一介电材料层覆盖所述第一导电迹线与所述可剥离金属层,并露出所述多个导电接垫的上表面,以形成一介电材料层基板;设置一芯片于所述介电材料层基板上并位于所述封装载板的所述芯片承载区域上方,且电性连接所述芯片的主动面与所述多个导电接垫;形成一封装胶体覆盖所述芯片与所述介电材料层基板的上表面;移除所述封装载板以暴露出所述介电材料层基板的下表面;形成一图案化防焊层于所述介电材料层基板的下表面,其中部分所述第一导电迹线的多个对外导电接点暴露于所述图案化防焊层之外;以及形成一第一金属最终表面处理层于所述多个对外导电接点上。
地址 中国台湾新竹县湖口乡中兴村光复北路65号5楼