| 主权项 |
一种操作一记忆装置之方法，该方法包括抹除复数个记忆胞，每一记忆胞包含一第一位元及一第二位元，并藉由：施加一参考电压至一第一位元线及一第二位元线，该第一位元线系与每一记忆胞之该第一位元相关，及该第二位元线系与每一记忆胞之该第二位元相关；施加一控制启动电压于一第一位元选择线及一第二位元选择线，而该第一位元选择线系与每一记忆胞之该第一位元相关，以及该第二位元选择线系与每一记忆胞之该第二位元相关；以及施加一操作电压于与每一记忆胞相关之复数个字元线，其中该操作电压系介于14伏特至20伏特之间；程式化该复数个记忆胞之一记忆胞的该第一位元，并藉由：施加该控制启动电压至该第一位元选择线及该第二位元选择线；施加一记忆胞位元程式化电压于与该第一位元相关之该第一位元线，以及施加该参考电压于与该被程式化记忆胞之该第二位元相关之该第二位元线；施加一程式化电压于该复数个字元线之一字元线以程式化该第一位元，而该字元线及该第一位元与该记忆胞相关；以及施加一字元线启动电压至与该未被程式化的记忆胞相关之字元线。如申请专利范围第1项所述之方法，其中该控制启动电压系介于8伏特至12伏特之间。如申请专利范围第1项所述之方法，其中施加该操作电压包含产生与每一记忆胞相关之一临界电压，而该临界电压系小于或等于0伏特。如申请专利范围第1项所述之方法，其中施加该程式化电压包含产生一低于20微安培之一程式化电流。如申请专利范围第1项所述之方法，其中该字元线启动电压系介于3伏特与8伏特之间。如申请专利范围第1项所述之方法，其中该程式化电压系介于6伏特与10伏特之间。如申请专利范围第1项所述之方法，其中该记忆胞位元程式化电压系介于3伏特与7伏特之间。如申请专利范围第1项所述之方法，更包含读取该复数个记忆胞之一记忆胞的该第一位元，并藉由：施加该控制启动电压于与该记忆胞相关之该第一位元选择线及该第二位元选择线；施加该参考电压于该第二位元线；施加一记忆胞位元读取电压于与该第一位元相关之该第一位元线；施加一读取电压于该复数个字元线之一字元线以读取该第一位元，而该字元线及该第一位元与该被读取记忆胞相关；以及施加一字元线启动电压至与该未被程式化的记忆胞相关之字元线。如申请专利范围第8项所述之方法，其中该控制启动电压系介于4伏特与11伏特之间。如申请专利范围第9项所述之方法，其中该读取电压系在一操作区间之内，该操作区间系为在一程式化操作中所产生之一程式化电压临界阶级和在抹除该复数个记忆胞中所产生之一抹除临界电压阶级两者之间的差异。如申请专利范围第10项所述之方法，其中该读取电压系介于0伏特与5伏特之间。如申请专利范围第8项所述之方法，其中该字元线启动电压系介于3伏特与8伏特之间。如申请专利范围第8项所述之方法，其中该记忆胞位元读取电压系介于1伏特与3伏特之间。一种记忆胞阵列包含：一半导体基板；在该半导体基板上设置具有一第一及一第二源极/汲极区域之复数个记忆胞，而每一记忆胞包含用来电荷储存层，而该电荷储存层放置在该半导体基板上之一第一氧化物层及该第一氧化物层上之一闸极层之间；复数个字元线耦接至该闸极层；一闸极电压源耦接至该复数个字元线，并组态为以施加介于14伏特至20伏特之间的操作电压至该复数个字元线；复数个位元线放置在大致与该复数个字元线相垂直，而该复数个位元线系与该复数个记忆胞之该第一及该第二源极/汲极区域电性连接；复数个位元线控制记忆胞放置于该复数个位元线之每一位元线的一始端与末端，该位元线控制记忆胞被组态为控制每一位元线与该复数个记忆胞之该第一及该第二源极/汲极区域的电性连接。如申请专利范围第14项所述之记忆阵列，更包含一顶电极层介于该电荷储存层和该闸极层之间。如申请专利范围第15项所述之记忆阵列，其中该顶电极层具有小于或等于30埃之一厚度。如申请专利范围第14项所述之记忆阵列，更包含一第二氧化物层介于该电荷储存层和该闸极层之间，其中该第一氧化物层系一底氧化物层以促进由该半导体基板通过该底氧化物层进入该介电捕捉层之电荷传导。 |
