| 主权项 |
一种在积体电路制程中，用以判定一缺陷之方法，包含：提供位于一样本(sample)之复数之正常主动区(normal active area)；安置复数之缺陷主动区(defective active area)至该样本，其中，该正常主动区与该缺陷主动区交错(interlaced)；得到该样本之一带电粒子显微镜影像(charged particle microscope image)；以及藉由该带电粒子显微镜影像，判定位于该样本之该缺陷。如申请专利范围第1项所述之用以判定一缺陷之方法，其中，该缺陷系该正常主动区之一由空孔所引发的短路(void-induced short)。如申请专利范围第2项所述之用以判定一缺陷之方法，其中，该由空孔所引发的短路系藉由监控该主动区之该带电粒子显微镜影像之亮电压对比影像(bright voltage contrast image)而判定。如申请专利范围第1项所述之用以判定一缺陷之方法，其中，该缺陷系该正常主动区之一非开路接触(non-open contact)。如申请专利范围第4项所述之用以判定一缺陷之方法，其中，该非开路接触系藉由监控该主动区之该带电粒子显微镜影像之暗电压对比影像(dark voltage contrast image)而判定，该暗电压对比影像具有大电压对比差异(large voltage contrast difference)。如申请专利范围第1项所述之用以判定一缺陷之方法，其中，该样本包含一动态随机存取记忆体(dynamic random access memory)。如申请专利范围第1项所述之用以判定一缺陷之方法，其中，该等主动区系半导体装置之主动区。如申请专利范围第7项所述之用以判定一缺陷之方法，其中，该正常主动区系具有重掺杂n型源极与汲极以及和p型掺杂井区(N+/P-well)之半导体装置之主动区。如申请专利范围第7项所述之用以判定一缺陷之方法，其中，该缺陷主动区系具有重掺杂p型源极与汲极以及p型掺杂井区(P+/P-well)之半导体装置之主动区。如申请专利范围第7项所述之用以判定一缺陷之方法，其中，该缺陷主动区系具有重掺杂n型源极与汲极以及n型掺杂井区(N+/N-well)之半导体装置之主动区。如申请专利范围第7项所述之用以判定一缺陷之方法，其中，该缺陷主动区系具有重掺杂p型源极与汲极以及n型掺杂井区(P+/N-well)之半导体装置之主动区。如申请专利范围第7项所述之用以判定一缺陷之方法，其中，该缺陷主动区系具有p型掺杂井区(P-well/P-substrate)之半导体装置之主动区。如申请专利范围第7项所述之用以判定一缺陷之方法，其中，该缺陷主动区系具有n型掺杂井区(N-well/P-substrate)之半导体装置之主动区。如申请专利范围第7项所述之用以判定一缺陷之方法，其中，该缺陷主动区系具有p型掺杂基板之半导体装置之主动区。如申请专利范围第1项所述之用以判定一缺陷之方法，其中，该带电粒子显微镜影像包含一扫描式电子显微镜影像(scanning electron microscope image)。如申请专利范围第1项所述之用以判定一缺陷之方法，其中，该复数之正常主动区形成于复数之第一阵列，该复数之缺陷主动区形成于复数之第二阵列。如申请专利范围第16项所述之用以判定一缺陷之方法，其中，每二该第二阵列被至少一该第一阵列隔开。如申请专利范围第16项所述之用以判定一缺陷之方法，其中，每二该第一阵列被至少一该第二阵列隔开。如申请专利范围第16项所述之用以判定一缺陷之方法，其中，至少二该第一阵列被并列形成。如申请专利范围第16项所述之用以判定一缺陷之方法，其中，至少二该第二阵列被并列形成。一种在积体电路制程中，用以判定一缺陷之测试结构，包含：复数之正常主动区形成于复数之第一阵列；以及复数之缺陷主动区形成于复数之第二阵列，其中，该第一阵列与该第二阵列交错；其中，该缺陷系藉由监控该主动区之该带电粒子显微镜影像之电压对比而判定。如申请专利范围第21项所述之用以判定一缺陷之测试结构，其中，该缺陷系该正常主动区之一由空孔所引发的短路(void-induced short)。如申请专利范围第22项所述之用以判定一缺陷之测试结构，其中，该由空孔所引发的短路系藉由监控该主动区之该带电粒子显微镜影像之亮电压对比影像(bright voltage contrast image)而判定。如申请专利范围第21项所述之用以判定一缺陷之测试结构，其中，该缺陷系该正常主动区之一非开路接触(non-open contact)。如申请专利范围第24项所述之用以判定一缺陷之测试结构，其中，该非开路接触系藉由监控该主动区之该带电粒子显微镜影像之暗电压对比影像(dark voltage contrast image)而判定，该暗电压对比影像具有大电压对比差异(large voltage contrast difference)。如申请专利范围第21项所述之用以判定一缺陷之测试结构，其中，该等主动区系半导体装置之主动区。如申请专利范围第26项所述之用以判定一缺陷之测试结构，其中，该正常主动区系具有重掺杂n型源极与汲极以及和p型掺杂井区(N+/P-well)之半导体装置之主动区。如申请专利范围第26项所述之用以判定一缺陷之测试结构，其中，该缺陷主动区系具有重掺杂p型源极与汲极以及p型掺杂井区(P+/P-well)之半导体装置之主动区。如申请专利范围第26项所述之用以判定一缺陷之测试结构，其中，该缺陷主动区系具有重掺杂n型源极与汲极以及n型掺杂井区(N+/N-well)之半导体装置之主动区。如申请专利范围第26项所述之用以判定一缺陷之测试结构，其中，该缺陷主动区系具有重掺杂p型源极与汲极以及n型掺杂井区(P+/N-well)之半导体装置之主动区。如申请专利范围第26项所述之用以判定一缺陷之测试结构，其中，该缺陷主动区系具有p型掺杂井区(P-well/P-substrate)之半导体装置之主动区。如申请专利范围第26项所述之用以判定一缺陷之测试结构，其中，该缺陷主动区系具有n型掺杂井区(N-well/P-substrate)之半导体装置之主动区。如申请专利范围第26项所述之用以判定一缺陷之测试结构，其中，该缺陷主动区系具有p型掺杂基板之半导体装置之主动区。如申请专利范围第21项所述之用以判定一缺陷之测试结构，其中，每二该第一阵列被至少一该第二阵列隔开。如申请专利范围第21项所述之用以判定一缺陷之测试结构，其中，每二该第二阵列被至少一该第一阵列隔开。如申请专利范围第21项所述之用以判定一缺陷之测试结构，其中，至少二该第一阵列被并列形成。如申请专利范围第21项所述之用以判定一缺陷之测试结构，其中，至少二该第二阵列被并列形成。 |
