半导体元件封装及其制作方法

摘要

在此是描述具有电磁干扰屏蔽的半导体元件封装及其制作方法。在一实施例中，一种半导体元件封装包括一线路基板、一电子元件、一封装胶体以及一导电层。线路基板包括一承载面、一底面以及一接垫，其中底面相对于承载面。电子元件邻近承载面并电性连接至线路基板。封装胶体邻近承载面并包覆电子元件。封装胶体包括一中心部与一围绕中心部的周边部，其中周边部的厚度小于中心部的厚度，且形成在周边部的一开口暴露出接垫。导电层共形地覆盖封装胶体，并穿过开口以连接至接垫。

主权项

一种半导体元件封装，包括：一线路基板，包括：一承载面；一底面，相对于该承载面；以及一接垫；一电子元件，邻近该承载面并电性连接至该线路基板；一封装胶体，邻近该承载面并包覆该电子元件，该封装胶体包括一中心部与一围绕该中心部的周边部，其中：该周边部的厚度小于该中心部的厚度；形成在该周边部的一开口暴露出该线路基板的该接垫；一导电层，共形地覆盖该封装胶体，并穿过该开口以连接该线路基板的该接垫；以及一填充物，配置于该开口中。如申请专利范围第1项所述之半导体元件封装，其中：该线路基板包括一侧面，该侧面延伸于该承载面与该底面之间；该封装胶体的该周边部包括一侧面；以及该周边部的该侧面实质上共平面于该线路基板的该侧面。如申请专利范围第1项所述之半导体元件封装，其中该周边部的厚度实质上相等。如申请专利范围第1项所述之半导体元件封装，其中该开口暴露该接垫的一顶面，且该导电层覆盖该开口的一侧壁以及该接垫的该顶面。如申请专利范围第4项所述之半导体元件封装，其中该接垫邻近该线路基板的该承载面。如申请专利范围第1项所述之半导体元件封装，其中：该接垫配置于该线路基板中；该开口贯穿该封装胶体的该周边部以及该线路基板；以及该导电层覆盖该开口的一侧壁以及连接该接垫，该接垫暴露于该侧壁。如申请专利范围第6项所述之半导体元件封装，其中该接垫邻近该承载面或邻近该底面。如申请专利范围第1项所述之半导体元件封装，其中该接垫系接地。如申请专利范围第1项所述之半导体元件封装，其中该开口包括一圆形孔洞、一线形开槽或是一环形沟槽。一种半导体元件封装的制作方法，包括：提供一线路基板条，该线路基板条包括：一承载面；一底面，相对于该承载面；以及一线路基板；配置一电子元件，该电子元件邻近该承载面，其中该电子元件连接该线路基板；形成一封装胶体，该封装胶体邻近该承载面并包覆该电子元件；沿着该线路基板的一边缘对该封装胶体进行一半切切割制程，以形成该封装胶体的一周边部，该周边部沿着该线路基板的该边缘延伸，其中该封装胶体的该周边部的厚度小于该封装胶体的一中心部的厚度；在该周边部形成一开口，以暴露该线路基板的一接垫；形成一导电层，以共形地覆盖该封装胶体，其中该导电层透过该开口而连接至该线路基板的该接垫；以及配置一填充物于该开口中。如申请专利范围第10项所述之半导体元件封装的制作方法，其中该周边部的厚度实质上相等。如申请专利范围第10项所述之半导体元件封装的制作方法，更包括沿着该线路基板的该边缘对该封装胶体的该周边部进行一半切切割制程，以使该线路基板与该线路基板条的其他部分分离，并使该周边部与该封装胶体的其他部分分离。如申请专利范围第10项所述之半导体元件封装的制作方法，其中形成该开口的方法包括雷射钻孔。如申请专利范围第13项所述之半导体元件封装的制作方法，其中该接垫邻近该线路基板条的该承载面。如申请专利范围第13项所述之半导体元件封装的制作方法，其中该导电层覆盖该开口的一侧壁与该接垫的一顶面。如申请专利范围第10项所述之半导体元件封装的制作方法，其中形成该开口的方法包括机械钻孔。如申请专利范围第16项所述之半导体元件封装的制作方法，其中该接垫配置于该线路基板条的一内层中，且该开口贯穿该封装胶体的该周边部以及该线路基板条。如申请专利范围第16项所述之半导体元件封装的制作方法，其中该导电层覆盖该开口的一侧壁并连接暴露于该侧壁的该接垫。如申请专利范围第10项所述之半导体元件封装的制作方法，更包括在形成该导电层之后填充该开口，其中填充该开口的方法包括电镀一金属材料或是印刷一非导电材料至该开口中。