发明名称 |
制造双载子电晶体的方法 |
摘要 |
本发明揭示一种于一第一沟渠(11)中制造一双载子电晶体的方法,其中仅应用形成一第一沟渠(11)以及一第二沟渠(12)之一个微影遮罩。形成一集极区域(21),其系自对准于该第一沟渠(11)以及该第二沟渠(12)中。形成一基极区域(31),其系自对准于该集极区域(21)之一部份上,其中该集极区域系于该第一沟渠(11)中。形成一射极区域(41),其系自对准于该基极区域(31)之一部份上。于该第二沟渠(12)中形成一针对该集极区域(21)之接触,且于该第一沟渠(11)中形成一针对该基极区域(31)之接触。该双载子电晶体之制造可整合于一标准CMOS制程中。 |
申请公布号 |
TWI376750 |
申请公布日期 |
2012.11.11 |
申请号 |
TW095114928 |
申请日期 |
2006.04.26 |
申请人 |
易利普斯基远控有限责任公司 |
发明人 |
飞利浦 慕尼尔贝乐德;伊尔文 西杰詹;乔翰尼斯 约瑟夫斯 席尔夺斯 玛莉安纳斯 东克斯;法兰寇伊斯 纽利 |
分类号 |
H01L21/328 |
主分类号 |
H01L21/328 |
代理机构 |
|
代理人 |
恽轶群 台北市松山区南京东路3段248号7楼;陈文郎 台北市松山区南京东路3段248号7楼 |
主权项 |
一种用以制造一双载子电晶体之方法,该方法包括:-于一半导体基板(1)上提供一层堆叠,该层堆叠包括于该半导体基板(1)上之一第一绝缘层(2)、于该第一绝缘层(2)上之一第一半导体层(3)、于该第一半导体层(3)上之一第二绝缘层(4)、以及于该第二绝缘层(4)上之一第二半导体层(5);-于该层堆叠以及该半导体基板(1)之一部份中形成一第一沟渠(11)以及一第二沟渠(12),其中该第一沟渠(11)以及该第二沟渠(12)系由一突出物(14)所分开,该突出物(14)包括该层堆叠之一部份以及该半导体基板(1)之一第一部份;-移除该半导体基板(1)之该第一部份,从而于该第一沟渠(11)与该第二沟渠(12)间产生一渠间通道区域(18),其中该渠问通道区域(18)会曝露该半导体基板(1)之一部份;-于该半导体基板(1)之曝露部份上形成一集极区域(21),以及于该第一半导体层(3)与该第二半导体层(5)之曝露部份上形成一密封区域(22),两区域皆包括一半导体材料,其中该集极区域(21)会填充该渠间通道区域(18),而该密封区域(22)会密封该第二沟渠(12);-形成一基极区域(31),其于该第一沟渠(11)中之集极区域(21)的一部份上延伸;-于该第一沟渠(11)中形成间隔物(25),从而于该第一沟渠(11)中形成该集极区域(21)之一曝露部份;以及-于该第一沟渠(11)中之集极区域(21)的曝露部份上形成一射极区域(41)。如请求项1之方法,其进一步包含以下步骤:-移除该密封区域(22);以及-于该第二沟渠(12)中之集极区域(21)的曝露部份上形成一集极接触(33)。如请求项2之方法,其进一步包含以下步骤:-于该基极区域(31)之一部份上形成一基极接触(32、42),其系于该第一沟渠中之该集极区域(21)上延伸。如请求项2之方法,其中该基极区域(31)亦于该突出物(14)上延伸,且其进一步包括以下步骤:-于该基极区域(31)之一部份上形成一基极接触(52),其系于该突出物(14)上。如请求项1之方法,其中该半导体基板(1)、该第一绝缘层(2)以及该第一半导体层(3)系含括于一绝缘物上矽基板(Silicon-On-Insulator)中。如请求项1之方法,其中该方法系整合于一CMOS制程中,其中形成一CMOS装置,其包括一闸极介电质,该闸极介电质包括该第二绝缘层(4),以及一闸极电极,该闸极电极包括该第二半导体层(5)。 |
地址 |
美国 |