| 摘要 |
Kombinierter integrierter Speicher- und Logikschaltkreis mit – einem Speicherblock (300, 600) mit mehreren Speicherbänken (303, 305), die unabhängig voneinander durch Zeilenadressenabtastsignale, Spaltenadressenabtastsignale und Schreibfreigabesignale gesteuert werden, und – einem mit dem Speicherblock verbundenen Logikblock (400, 700), der für jede Speicherbank ein eigenes Zeilenadressenabtastsignal, Spaltenadressenabtastsignal und Schreibfreigabesignal während Normalbetriebphasen des kombinierten integrierten Speicher- und Logikschaltkreises erzeugt, – wobei der Speicherblock (300, 600) dem Logikblock (400, 700) Ausgabedaten (DOUT[0:k]) zuführt und der Logikblock dem Speicherblock Eingabedaten (DIN[0:k]) sowie Zeilenadressen (RADDR[0:i]) und Spaltenadressen (CADDR[0:j]) zuführt, – separate Datenpfade zur Übertragung der Eingabedaten (DIN[0:k]) und Ausgabedaten (DOUT[0:k]) zwischen dem Logikblock (400, 700) und dem Speicherblock (300, 600) vorgesehen sind, wobei die Eingabedaten (DIN[0:k]) und die Ausgabedaten (DOUT[0:k]) im Zeitmultiplexverfahren verarbeitet werden, – der Logikblock (400, 700) dem Speicherblock (300, 600) die Zeilen- und Spaltenadressen (CADDR[0:i], CADDR[0:j]) über separate Zeilen- und Spaltenadressenpfade zuführt und – eine Testsignaleingabe- und -ausgabeeinheit...
|
