发明名称 Verfahren und Schaltungsanordnung zur Speicherung von Prüfbit-Worten
摘要 Verfahren zur Speicherung von Prüfbit-Worten (11) eines in Segmente (10) segmentierbaren kontinuierlich adressierbaren Programmspeichers (4) in einem entsprechend dem Programmspeicher in Segmente (10') segmentierbaren Paritätsspeicher (3), dadurch gekennzeichnet, daß der Paritätsspeicher im Gegensatz zum Programmspeicher nicht kontinuierlich mit Prüfbit-Worten gefüllt wird, so daß dieser nicht kontinuierlich adressierbar ist, und die Adressen des nicht kontinuierlich adressierbaren Speicherbereichs (2) jeweils bestimmten Adressen des kontinuierlich adressierbaren Speicherbereichs (1) zugeordnet werden, indem – das Adreßwort der Programmspeicheradresse (1) in ein oder mehrere Segmentadreßbits (5), ein oder mehrere Prüfbits (6) und ein oder mehrere unbenutzte Bits (7) zerlegt wird und – das Adreßwort der Paritätsspeicheradresse (2) aus dem/den Segmentbit/s, aus Nullbit/s (8) und aus verschobenen Prüfbit/s (9) erzeugt wird, wobei die verschobenen Prüfbits aus den Prüfbits des Adreßworts durch Verschieben zu niedriger signifikanten Bits hin erzeugt werden.
申请公布号 DE10109449(B4) 申请公布日期 2012.11.08
申请号 DE20011009449 申请日期 2001.02.27
申请人 CONTINENTAL TEVES AG & CO. OHG 发明人 TRASKOV, ADRIAN, DR.;TRUOEL, JAN;KIRSCHBAUM, ANDREAS, DR.
分类号 G11C16/06 主分类号 G11C16/06
代理机构 代理人
主权项
地址