低压输入缓冲器电路

摘要

本发明涉及一种低压输入缓冲器电路，它包括一个主缓冲单元和一个辅助缓冲单元。与常规低压输入缓冲器电路相比，它具有以下特点：1)由于消除了输入管M1、M2的体效应影响，本发明电路的输出电压幅度下降仅为3％～5％，而常规输入缓冲器电路的输出电压下降幅度为20％左右；2)由于输入管M1、M2的阈值电压Vth不随输入信号的变化而变化，消除了由输入信号引入的线形失真，大幅提高了缓冲器的线形度，本发明电路的无杂散动态范围SFDR可达85dB以上。本发明电路可广泛应用于采用低压深阱CMOS工艺的超高速采样/保持电路。

主权项

一种低压输入缓冲器电路，其特征在于包括：一个主缓冲单元，包括：NMOS晶体管M1～M4，其中，M1的栅极接低压输入缓冲器电路的正输入端Vin+，M1的漏极接电源VCC，M1的源极与M3的漏极连接在一起，其连接点为低压输入缓冲器电路的正输出端Vout+，M1的衬底端与NMOS晶体管M5的源极相接，M2的栅极接低压输入缓冲器电路的的负输入端Vin‑，M2的漏极接电源VCC，M2的源极与M4的漏极连接在一起，其连接点为低压输入缓冲器电路的负输出端Vout‑，M2的衬底与NMOS晶体管M6的源极相接，M3、M4的栅极均与输入偏置电压端Vbias相接，M3、M4的源极与衬底均接地；和一个辅助缓冲单元，包括：NMOS晶体管M5～M8，其中，M5的栅极接低压输入缓冲器电路的正输入端Vin+，M5的漏极接电源VCC，M5的源极和衬底与M7的漏极连接在一起，并与M1的衬底相接，M6的栅极接低压输入缓冲器电路的的负输入端Vin‑，M6的漏极接电源VCC，M6的源极和衬底与M8的漏极连接在一起，并与M2的衬底相接，M7、M8的栅极接均与输入偏置电压端Vbias相接，M7、M8的源极与衬底均接地。