发明名称 |
直接数字频率锁相倍频器电路 |
摘要 |
本发明提出的一种微型原子钟直接数字频率锁相倍频器电路,旨在提供一种频谱纯度高,高频信号稳定,频率转换时间短,输出波形失真小,能有效抑制杂散分量,且结构简单,成本低,易于集成的锁相倍频器电路。它主要包括,插于锁相环(PLL)内的sigma-delta调制器和集成鉴相器,PLL通过微控制器7对整数/小数分频器进行整数和小数组合分频,并将来自压控晶振输出的和经预分频器A分频产生的两路输入比相信号,经加减运算后送入集成鉴相器鉴相输出相位误差信号,用鉴相结果控制压控振荡器输出所需信号,把压控振荡器输出信号锁定在铷原子的跃迁频率上,同时由微控制器7对sigma-delta调制器的相位误差信号进行方波调频,馈入原子钟微波腔进行多次阶跃倍频,激发原子跃迁输出微波信号。 |
申请公布号 |
CN102769462A |
申请公布日期 |
2012.11.07 |
申请号 |
CN201110115948.8 |
申请日期 |
2011.05.06 |
申请人 |
成都天奥电子股份有限公司 |
发明人 |
曹远洪;林巧莉;赵海清 |
分类号 |
H03L7/18(2006.01)I |
主分类号 |
H03L7/18(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种直接数字频率锁相倍频器电路,包括:串联在同一电路上的锁相环芯片、环路滤波器、集成压控振荡器、微波功率检波器、微控制器,以及一个连接原子钟倍频器输入端并输出频标信号的压控晶振;一个插于锁相环芯片内的整数/小数分频器、预分频器A和预分频器B,其特征在于,它还包括,一个插于锁相环(PLL)内的sigma‑delta 调制器和与所述微控制器进行通讯的集成鉴相器,所述PLL通过微控制器,对整数/小数分频器进行整数和小数组合分频,将来自压控晶振输出和经预分频器A分频产生的两路输入比相信号,经加减运算后送入集成鉴相器,鉴相输出相位误差信号,用鉴相结果控制压控振荡器输出所需信号,把压控振荡器输出信号锁定在铷原子的跃迁频率上,由微控制器对sigma‑delta 调制器的相位误差信号进行方波调频,同时对sigma‑delta 调制器的输出信号进行频移键控(FSK)调制,调制微波信号经数字功率衰减器和微波功率放大后,馈入原子钟微波腔进行多次阶跃倍频,激发原子跃迁输出微波信号。 |
地址 |
610036 四川省成都市金牛区高科技产业开发区土桥村九组 |