高速图像实时无损记录存储回放装置

摘要

本发明涉及一种高速图像实时无损记录存储回放装置，该装置包括CameraLink解码芯片、可编程逻辑器件、CameraLink编码芯片、N个存储子系统、千兆网交换机和主控回放计算机；通过CameraLink解码芯片导入的高帧频图像数据由可编程逻辑器件进行实时同步编码后分配为N路带有帧同步编码的图像数据，编码的图像数据通过CameraLink编码芯片存储到各个存储子系统后，再通过千兆网交换机导入主控回放计算机进行同一帧图像的解码合成，进行事后回放判读和处理。本发明能够将高帧频CMOS数字摄像机输出的高速图像数据进行长时间实时无损的存储记录，便于主控回放计算机进行事后回放判读和处理。

主权项

一种高速图像实时无损记录存储回放装置，其特征在于包括高速图像数据分配板，N个存储子系统，千兆网交换机和主控回放计算机；所述的高速图像数据分配板包括CameraLink解码芯片、可编程逻辑器件、CameraLink编码芯片；高帧频数字摄像机输出的高帧频图像数据通过CameraLink解码芯片导入可编程逻辑器件中，由可编程逻辑器件对同一帧图像数据进行实时同步编码后分配为N路带有帧同步编码的图像数据；N路带有帧同步编码的图像数据分别通过CameraLink编码芯片存储到各个存储子系统；存储于各存储子系统的带有帧同步编码的图像数据通过千兆网交换机导入主控回放计算机进行同一帧图像的解码合成，合成后的高帧频图像由主控回放计算机进行事后回放判读和处理；所述的可编程逻辑器件包括数据转换模块，帧同步编码叠加模块；高帧频数字摄像机输出的图像数据通过CameraLink解码芯片传输到帧同步编码叠加模块，由帧同步编码叠加模块判断每帧图像的帧有效信号的起始时刻，在每帧图像的第一行图像数据前增加一行图像帧同步编码数据；每输入一帧图像，帧同步编码会自动加1后叠加在下一帧图像的第一行图像数据前；包含了帧同步编码数据的图像经过数据转换模块进行图像的多路平行分配转换，输出N路子图像；各路子图像通过CameraLink编码芯片存储到各存储子系统；各存储子系统存储的每路子图像的第一行数据中包含相同的帧同步编码数据。