| 主权项 |
一种多种记忆体的管理方法，适于管理一记忆体模组，该记忆体模组包含至少两种记忆体，其中该些记忆体选自一区块定址记忆体及一单层记忆胞快闪记忆体组合、一区块定址记忆体及一多层记忆胞快闪记忆体组合、具有一第一容量及一第二容量之单层记忆胞快闪记忆体组合，以及具有一第三容量及一第四容量之多层记忆胞快闪记忆体组合其中之一，其中该第一容量不等于该第二容量，而该第三容量不等于该第四容量，该管理方法包括下列步骤：接收一资料存取指令，其包括指示所欲存取资料之一逻辑位址；辨识该逻辑位址所对应之该记忆体；根据该逻辑位址及所辨识之该记忆体的种类，执行该资料存取指令于该记忆体；以及当该记忆体模组为具有该第一容量及该第二容量之单层记忆胞快闪记忆体组合，以及具有该第三容量及该第四容量之多层记忆胞快闪记忆体组合其中之一时，根据该些记忆体的硬体架构，调整该些记忆体之一资料存取格式，使其每次进行资料存取时之一存取单位为相同；其中调整该些记忆体之该资料存取格式，使其每次进行资料存取时之该存取单位为相同的步骤包括：统一设定该些记忆体之程式次数(Number of Program,NOP)为1。如申请专利范围第1项所述之多种记忆体的管理方法，其中在调整该些记忆体之该资料存取格式的步骤之后，更包括：建立一对映表格以记录各该些记忆体调整后之该资料存取格式；以及根据该资料存取指令，查询该对映表格以执行该资料存取指令。如申请专利范围第1项所述之多种记忆体的管理方法，其中调整该些记忆体之该资料存取格式，使其每次进行资料存取时之该存取单位为相同的步骤包括：将该存取单位较小之该记忆体利用合并的方式扩充成相容于该存取单位较大之该记忆体。如申请专利范围第3项所述之多种记忆体的管理方法，其中将该存取单位较小之该记忆体利用合并的方式扩充成相容于该存取单位较大之该记忆体的步骤包括：当该些记忆体之该存取单位包括2k页及4k页时，合并两个2k页为一个4k页来管理该存取单位为2k页的该记忆体。如申请专利范围第1项所述之多种记忆体的管理方法，其中当该些记忆体包括该区块定址记忆体时，更包括：分配一逻辑位址范围给该区块定址记忆体，以做为存取该区块定址记忆体的依据。如申请专利范围第1项所述之多种记忆体的管理方法，更包括：记录各该些记忆体之一指令集及一储存格式；以及在接收到该资料存取指令时，查询对应之该指令集及该储存格式，以存取该些记忆体。如申请专利范围第6项所述之多种记忆体的管理方法，其中该指令集包括快取写入(cache write)、双阶写入(two plane write)、特殊指令(special command)其中之一或其组合者，而该储存格式则包括读取写入时程(R/W timing)及错误侦测校正(Error Checking and Correction,ECC)冗余(redundancy)区域大小其中之一或其组合者。如申请专利范围第1项所述之多种记忆体的管理方法，其中该存取单位包括页(Page)、区块(Block)及扇区(sector)其中之一。一种多种记忆体的管理系统，包括：一第一类记忆体；一第二类记忆体，其中该第一类记忆体及该第二类记忆体选自一区块定址记忆体及一单层记忆胞快闪记忆体组合、一区块定址记忆体及一多层记忆胞快闪记忆体组合、具有一第一容量及一第二容量之单层记忆胞快闪记忆体组合，以及具有一第三容量及一第四容量之多层记忆胞快闪记忆体组合其中之一，其中该第一容量不等于该第二容量，而该第三容量不等于该第四容量；以及一控制器，分别耦接至该第一类记忆体及该第二类记忆体，用以根据一资料存取指令所指示之一逻辑位址辨识所对应之记忆体，并根据该逻辑位址及所辨识之记忆体的种类，执行该资料存取指令；其中，该控制器更用以在该记忆体模组为具有该第一容量及该第二容量之单层记忆胞快闪记忆体组合，以及具有该第三容量及该第四容量之多层记忆胞快闪记忆体组合其中之一时，根据该些记忆体的硬体架构，调整该些记忆体之一资料存取格式，使其每次进行资料存取时之一存取单位为相同；其中该控制器更用以统一设定该些记忆体之程式次数(Number of Program,NOP)为1，藉此调整该些记忆体之该资料存取格式，使其每次进行资料存取时之该存取单位为相同。如申请专利范围第9项所述之多种记忆体的管理系统，其中该控制器更包括：建立一对映表格以记录各该些记忆体调整后之该资料存取格式，并根据该资料存取指令，查询该对映表格以执行该资料存取指令。如申请专利范围第9项所述之多种记忆体的管理系统，其中当该第一类记忆体与该第二类记忆体中包括该区块定址记忆体时，区块定址记忆体包括：一记忆体主体，包括多个区块，用以储存资料；以及一逻辑定址控制器，用以根据一逻辑位址对映(mapping)表格中记录之各个区块对映的一逻辑位址，以管理该些区块之资料存取动作。如申请专利范围第11项所述之多种记忆体的管理系统，其中该逻辑定址控制器包括根据该逻辑位址对映表格找寻该记忆体主体中对应于该逻辑位址之一区块群组，该区块群组包含多个区块，再根据一子逻辑位址对映表格找寻该区块群组中对应于该逻辑位址之该区块，以执行该资料存取指令。如申请专利范围第9项所述之多种记忆体的管理系统，其中当该第一类记忆体与该第二类记忆体中包括该区块定址记忆体时，该控制器更包括分配一逻辑位址范围给该区块定址记忆体，以做为存取该区块定址记忆体的依据。如申请专利范围第9项所述之多种记忆体的管理系统，其中该控制器包括将该存取单位较小之记忆体利用合并的方式扩充成相容于该存取单位较大之记忆体。如申请专利范围第14项所述之多种记忆体的管理系统，其中当该第一类记忆体与该第二类记忆体之该存取单位分别为2k页及4k页时，该控制器合并两个2k页为一个4k页来管理该第一类记忆体。如申请专利范围第10项所述之多种记忆体的管理系统，其中该控制器更包括记录该第一类记忆体与该第二类记忆体之一指令集及一储存格式于该对映表格，而在接收到该资料存取指令时，查询该对映表格中对映之该指令集及储存格式，以存取该第一类记忆体或该第二类记忆体。如申请专利范围第16项所述之多种记忆体的管理系统，其中该指令集包括快取写入、双阶写入、特殊指令其中之一或其组合者，而该储存格式则包括读取写入时程及错误侦测校正冗余区域大小其中之一或其组合者。如申请专利范围第9项所述之多种记忆体的管理系统，其中该存取单位包括页、区块及扇区其中之一。如申请专利范围第9项所述之多种记忆体的管理系统，其中该第一类记忆体与该第二类记忆体的脚位与快闪记忆体相同。一种控制器，包括：一微处理单元，用以控制该控制器的整体运作；一主机连结介面，耦接至一主机端及该微处理单元；一第一记忆体连结介面，耦接至一第一类记忆体及该微处理单元；一第二记忆体连结介面，耦接至一第二类记忆体及该微处理单元，其中该第一类记忆体及该第二类记忆体选自一区块定址记忆体及一单层记忆胞快闪记忆体组合、一区块定址记忆体及一多层记忆胞快闪记忆体组合、具有一第一容量及一第二容量之单层记忆胞快闪记忆体组合，以及具有一第三容量及一第四容量之多层记忆胞快闪记忆体组合其中之一，其中该第一容量不等于该第二容量，而该第三容量不等于该第四容量；以及一记忆体管理模组，耦接至该微处理单元，用以透过该微处理单元管理该第一类记忆体与该第二类记忆体的资料存取动作，其中该记忆体管理模组包括根据一资料存取指令所指示之一逻辑位址辨识所对应之记忆体，并根据该逻辑位址及所辨识之记忆体的种类，执行该资料存取指令；其中，该记忆体管理模组更用以在该记忆体模组为具有该第一容量及该第二容量之单层记忆胞快闪记忆体组合，以及具有该第三容量及该第四容量之多层记忆胞快闪记忆体组合其中之一时，根据该些记忆体的硬体架构，调整该些记忆体之一资料存取格式，使其每次进行资料存取时之一存取单位为相同；其中，该记忆体管理模组更用以统一设定该些记忆体之程式次数(Number of Program,NOP)为1，藉此调整该些记忆体之该资料存取格式，使其每次进行资料存取时之该存取单位为相同。如申请专利范围第20项所述之控制器，其中该记忆体管理模组更包括：建立一对映表格以记录各该些记忆体调整后之该资料存取格式，并根据该资料存取指令，查询该对映表格以执行该资料存取指令。如申请专利范围第20项所述之控制器，其中当该第一类记忆体与该第二类记忆体中包括该区块定址记忆体时，该记忆体管理模组更包括分配一逻辑位址范围给该区块定址记忆体，以做为存取该区块定址记忆体的依据。如申请专利范围第20项所述之控制器，其中该记忆体管理模组包括将该存取单位较小之记忆体利用合并的方式扩充成相容于该存取单位较大之记忆体。如申请专利范围第23项所述之控制器，其中当该第一类记忆体与该第二类记忆体之该存取单位分别为2k页及4k页时，该记忆体管理模组包括合并两个2k页为一个4k页来管理该第一类记忆体。如申请专利范围第21项所述之控制器，其中该记忆体管理模组更包括记录该第一类记忆体与该第二类记忆体之一指令集及一储存格式于该对映表格，而在接收到该资料存取指令时，查询该对映表格中对映之该指令集及该储存格式，以存取该第一类记忆体或该第二类记忆体。如申请专利范围第25项所述之控制器，其中该指令集包括快取写入、双阶写入、特殊指令其中之一或其组合者，而该储存格式则包括读取写入时程及错误侦测校正冗余区域大小其中之一或其组合者。如申请专利范围第20项所述之控制器，其中该存取单位包括页、区块及扇区其中之一。如申请专利范围第20项所述之控制器，其中该第一类记忆体与该第二类记忆体的脚位与快闪记忆体相同。 |
