解码电路及显示装置

摘要

在针对复数个邻接配置的输出候补(V0至V63)配设，并根据多位元数位资料的位元来选择对应的输出候补，并传达至次段的次解码电路之初段的次解码电路(FSD0至FSD31)中，于与输出候补的排列方向正交的方向并联配置单元解码器(SWE、SWO)。可不使横方向尺寸增大而减少排列有解码电路的输出候补之基准电压之纵方向的尺寸。

主权项

一种解码电路，系将具有复数位元之多位元数位资料予以解码，并产生显示前述解码结果之电性信号，该解码电路系具备有：第一位元群解码电路，系对应具有前述多位元数位资料的至少1位元之第一位元群而配设，将前述第一位元群的位元予以解码，由沿着第一方向配置的复数个输出候补选择对应解码结果之输出候补而输出；前述第一位元群解码电路包含复数个第一次解码电路，系针对预定数的输出候补之组的各者各自配置，分别共通接受前述第一位元群的位元，并由对应之输出候补之组选择一个输出候补；前述多位元数位资料系被分割成至少一个具有复数位元之复数个位元群；前述复数个位元群包含前述第一位元群，并对应各位元群配置有位元群解码电路；前述位元群解码电路包含前述第一位元群解码电路，各前述第一次解码电路包含复数个单元解码器，系针对不同的输出候补配设，并沿着第二方向并联配置；以及具备有最终位元群解码电路，系对应前述复数个位元群的最后的位元群而配设，共通接受前述最后的位元群之位元而予以解码；前述最终位元群解码电路系具备有复数个最终段次解码电路，系对应前段的位元群解码电路的输出各者而配置，根据前述最终位元群的位元来选择前段的位元群解码电路的输出之中的对应的输出，并传达至输出信号线。如申请专利范围第1项之解码电路，其中，前述最终位元群包含复数个位元；前述最终位元群解码电路的最终次解码电路具备复数个切换元件，系对应前述最终位元群的复数个位元各者而配置，且沿着前述第一方向配置。如申请专利范围第1项之解码电路，其中，前述第一位元群是由前述多位元数位资料的最上位位元或最下位位元之任一个位元所构成。如申请专利范围第1项之解码电路，其中，前述复数个输出候补系具备可藉由前述多位元数位资料表现的复数个基准电压；前述复数个基准电压系以前述多位元数位资料的值的大小之顺序，沿着前述第一方向依序排列；前述多位元数位资料的复数个位元系沿着前述复数个位元的位元位置顺序被分割成前述复数个位元群。如申请专利范围第1项之解码电路，其中，前述复数个输出候补系具备可藉由前述多位元数位资料表现的复数个基准电压；前述多位元数位资料的复数个位元系最上位位元当作前述第一位元群而被分配，且前述复数个位元的剩余的位元系沿着这些位元位置顺序分割成前述复数个位元群的剩余的位元群；前述复数个基准电压系以前述多位元数位资料的前述剩余的位元的值的大小之顺序，沿着前述第一方向依序排列；前述第一位元群解码电路之各前述第一次解码电路系具备单元解码器，系针对藉由前述最上位位元的值不同且剩余的位元的值相同之数位资料所表现的基准电压而配设。如申请专利范围第1项之解码电路，其中，各前述位元群解码电路之各次解码电路系具备单元解码器，该单元解码器系具有在对应的位元群为M位元时，M个串联连接且根据对应的位元的值选择性地导通之切换元件，且前述M为1以上的整数；各前述次解码电路是根据对应的位元群的位元值，分别由配设有前述单元解码器之2的M次方个输出候补来选择一个输出候补，并当作次段的位元群解码电路的次解码电路的选择对象之输出候补来输出。如申请专利范围第6项之解码电路，其中，前述输出候补为具有可藉由前述多位元数位资料表现的大小之基准电压，前述第一位元群是由1位元所构成，且各前述切换元件是由CMOS传输闸所构成；前述解码电路复具备有：复数条基准电压线，系沿着前述第二方向延伸配置，且各自传达前述基准电压；以及复数条控制信号线，系沿着前述第一方向延伸配置，且针对前述位元群解码电路传达对前述多位元数位资料的各位元之互补信号；并且，各前述切换元件系配置成不与各前述基准电压线在平面布局中重叠；前述第一位元群解码电路的单元解码器的CMOS传输闸系具有经由延伸于前述第二方向之分岔配线而结合至对应的控制信号线之闸极电极，且前述分岔配线系配置成互相不交叉。如申请专利范围第7项之解码电路，其中，针对前述单元解码器配设之前述分岔配线的至少几条系配置成在对应的基准电压线与平面布局中重叠。如申请专利范围第7项之解码电路，其中，针对前述最终段次解码电路之控制信号线是集中配设于前段的次解码电路的配置区域与前述最终段次解码电路的配置区域之间；前述最终段次解码电路的切换元件的控制电极是经由针对对应的控制信号线至少一部分延伸于前述第二方向的取出配线而连接。如申请专利范围第9项之解码电路，其中，前述基准电压线包含具有迂回路径之基准电压线，系配设成回避配置有对应之前述最终段次解码电路的单元解码器的切换元件之区域。如申请专利范围第9项之解码电路，其中，前述最终段次解码电路系于对应的基准电压线之间的区域配设有各对应的切换元件。一种显示装置，包含：解码电路，具备数位/类比转换电路，系将具有复数位元之多位元数位资料所表现的显示像素资料转换成类比电压；前述多位元数位资料被分割成至少一个具有复数位元之复数个位元群，且前述复数个位元群包含第一位元群；前述解码电路复具备对应各位元群配置的位元群解码电路；前述位元群解码电路系具备有：(i)、具备有第一位元群解码电路，系对应具有前述多位元数位资料的至少1位元之第一位元群而配设，将前述第一位元群的位元予以解码，并由沿着第一方向配置的复数个输出候补来选择对应解码结果之输出候补而输出；前述第一位元群解码电路包含复数个第一次解码电路，系针对预定数的输出候补的组之各者分别配置，且各者系共通地接受前述第一位元群的位元，并由对应的输出候补的组来选择一个输出候补；各前述第一次解码电路包含复数个单元解码器，系针对不同的输出候补配设，并沿着第二方向并联配置；以及(ii)、具备有最终位元群解码电路，系对应前述复数个位元群的最后的位元群而配设，共通地接受前述最后的位元群的位元并进行解码；前述最终位元群解码电路具备有复数个最终段次解码电路，系对应前段的位元群解码电路的输出之各者而配置，根据前述最终位元群的位元来选择前段的位元群解码电路的输出之中的对应的输出，并作为前述类比电压传达至输出信号线；各自结合有复数个显示像素之复数条资料线；以及资料线驱动电路，系根据前述数位/类比转换电路所输出的类比电压来驱动前述资料线。