| 发明名称 | 非易失性存储器件及其制造方法 | ||
| 摘要 | 本发明公开了一种非易失性存储器件及其制造方法，所述半导体存储器件包括：衬底；在衬底之上的第一导电层；在第一导电层之上的第二导电层；设置在第二导电层之上的层叠结构，其中层叠结构包括交替层叠的多个第一层间电介质层和多个第三导电层；穿通层叠结构和第二导电层的一对第一沟道；第二沟道，所述第二沟道掩埋在第一导电层中、被第二导电层覆盖并且与所述一对第一沟道的下端耦接；以及沿着第一沟道和第二沟道的内壁形成的存储层。 | ||
| 申请公布号 | CN102760740A | 申请公布日期 | 2012.10.31 |
| 申请号 | CN201210130059.3 | 申请日期 | 2012.04.28 |
| 申请人 | 海力士半导体有限公司 | 发明人 | 高银静;徐大永;崔相武 |
| 分类号 | H01L27/115(2006.01)I;H01L21/8247(2006.01)I | 主分类号 | H01L27/115(2006.01)I |
| 代理机构 | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人 | 俞波;郭放 |
| 主权项 | 一种非易失性存储器件，包括：衬底；在所述衬底之上的第一导电层；在所述第一导电层之上的第二导电层；设置在所述第二导电层之上的层叠结构，其中所述层叠结构包括交替层叠的多个第一层间电介质层和多个第三导电层；穿通所述层叠结构和第二导电层的一对第一沟道；第二沟道，所述第二沟道掩埋在第一导电层中、被所述第二导电层覆盖并且与所述一对第一沟道的下端耦接；以及沿着第一沟道和第二沟道的内壁形成的存储层。 | ||
| 地址 | 韩国京畿道 | ||