发明名称 非易失性存储装置及其验证方法
摘要 本发明公开了一种非易失性存储装置,包括:包括多个单位存储器单元的存储器单元阵列;页缓冲器单元,被配置成从存储器单元阵列的选中的存储器单元读取数据并储存读取的数据;控制器,被配置成响应于验证命令而产生与要感测的故障比特的数目和在读取操作期间流经单位存储器单元的单元电流量的偏差相对应的参考电流发生信号、第一电流控制信号和第二电流控制信号;以及故障比特感测单元,被配置成响应于验证命令而从控制器接收参考电流发生信号、第一电流控制信号和第二电流控制信号,并且控制参考电流量和页缓冲器单元的数据读取电流量中的至少一个。
申请公布号 CN102760493A 申请公布日期 2012.10.31
申请号 CN201210070102.1 申请日期 2012.03.16
申请人 海力士半导体有限公司 发明人 崔成旲;金有声;金珉秀
分类号 G11C16/26(2006.01)I;G11C29/42(2006.01)I 主分类号 G11C16/26(2006.01)I
代理机构 北京弘权知识产权代理事务所(普通合伙) 11363 代理人 俞波;郭放
主权项 一种非易失性存储装置,包括:存储器单元阵列,所述存储器单元阵列包括耦接在多个字线与多个位线之间的多个单位存储器单元;页缓冲器单元,所述页缓冲器单元被配置成从所述存储器单元阵列的选中的存储器单元读取数据并储存读取的所述数据;控制器,所述控制器被配置成响应于验证命令而产生参考电流发生信号、第一电流控制信号和第二电流控制信号,所述参考电流发生信号、所述第一电流控制信号和所述第二电流控制信号与要感测的故障比特的数目和在读取操作期间流经所述单位存储器单元的单元电流量的偏差相对应;以及故障比特感测单元,所述故障比特感测单元被配置成响应于所述验证命令而从所述控制器接收所述参考电流发生信号、所述第一电流控制信号和所述第二电流控制信号,并控制参考电流量和所述页缓冲器单元的数据读取电流量中的至少一个。
地址 韩国京畿道