发明名称 |
包括物理不可再生功能单元的硅集成电路以及用于测试这种电路的方法和系统 |
摘要 |
本发明的主题是硅集成电路,包括能生成专用于所述电路的签名的物理不可复制功能单元LPUF。所述功能单元包括:环形振荡器,其包括信号e所经过的回路(502),所述回路由互相串联连接的N个拓扑结构相同的滞后链(500,501)和反相门(503)形成,滞后链(500,501)包括互相串联连接的M个延迟元件(506,507)。所述功能单元还包括控制模块(505),其生成N个控制字(C1,C2),所述字用于配置由滞后链在经过滞后链的信号e上所引入的延迟的值。测量模块(504)在更新所述控制字之后,在最后一个滞后链(501)的输出处测量信号的频率,并且一装置使得可以从频率测量值推导构成电路的签名的位。本发明的主题还在于用于测试这种电路的方法和系统。 |
申请公布号 |
CN102762994A |
申请公布日期 |
2012.10.31 |
申请号 |
CN201180010046.6 |
申请日期 |
2011.01.10 |
申请人 |
法国电信教育集团-巴黎电信学院 |
发明人 |
J-L·当热 |
分类号 |
G01R31/317(2006.01)I;G06F21/00(2006.01)I |
主分类号 |
G01R31/317(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
陈松涛;王英 |
主权项 |
一种硅集成电路,包括允许生成专用于所述电路的签名的物理不可复制功能单元LPUF,所述功能单元的特征在于其包括:‑环形振荡器,其包括信号e所经过的回路(502),所述回路由互相串联连接的N个拓扑结构相同的滞后链(500,501)和反相门(503)形成,所述滞后链(500,501)包括互相串联连接的M个延迟元件(506,507);‑控制模块(505),其生成N个控制字(C1,C2),所述字用于配置由所述滞后链在经过所述滞后链的信号e上所引入的延迟的值;‑测量模块(504),其在更新所述控制字之后,在最后一个滞后链(501)的输出处测量所述信号的频率;‑用于从频率测量推导构成所述电路的所述签名的位的装置。 |
地址 |
法国巴黎 |