半导体装置

摘要

本发明的“半导体装置”在维持绝缘栅双极型晶体管的开关特性及其低导通电阻的同时改善耐压特性，并减少占有面积。在用以抑制绝缘栅双极型晶体管(IGBT：2)断开时的空穴流入的P沟道MOS晶体管(PQ)的栅极电极节点(6)上，设置在IGBT的非导通状态时缓和施加在栅绝缘膜上的电压的电压缓和元件(1)。

主权项

一种半导体装置，设有：第1导电型的半导体衬底区；在所述半导体衬底区表面形成的第2导电型的第1半导体区；在所述半导体衬底区表面与所述第1半导体区相离而形成的第2导电型的第2半导体区；与所述第1半导体区邻接而形成的第1导电型的第3半导体区；在所述第2半导体区上及所述第1半导体区内的一部分区域的表面上形成的第1导电型的第4半导体区；在所述第4半导体区表面的一部分区域形成的第2导电型的第1杂质区；与所述第4半导体区及所述第1杂质区电连接地形成的第1电极层；在所述第1杂质区与所述第1半导体区之间的所述第4半导体区上和所述第1半导体区上的一部分区域上隔着第1绝缘膜而形成的第2电极层；在所述第1半导体区表面与所述第4半导体区相离的、相互间隔而形成的第1导电型的第2及第3杂质区；在所述第1半导体区表面与所述第3杂质区邻接而形成的第2导电型的第4杂质区；与所述第2杂质区电连接的第3电极层；在所述第2及第3杂质区之间的所述第1半导体区表面上隔着第2绝缘膜而形成的第4电极层；与所述第3及第4杂质区电连接而形成的第5电极层；以及在所述第2半导体区表面形成并与所述第4电极层电耦合的第2导电型的第5杂质区。