芯片测试结构以及测试方法

摘要

本发明提供了一种芯片测试结构及其测试方法，所述测试结构包括：位于芯片焊垫底部构成堆叠结构的若干测试层以及接触孔；所述测试层包括金属层以及环绕所述金属层的若干边缘金属层，所述金属层以及各边缘金属层之间相互绝缘；所述接触孔将各测试层的金属层与芯片焊垫电连接。还包括与各边缘金属层电连接的若干测试焊垫。本发明具有以下优点：可以通过检测边缘金属层与金属层的短路情况确定沿介质层横向延伸的裂隙的产生方位，通过检测相邻测试层的边缘金属层的短路情况还可以而检测沿介质层纵向延伸的裂隙的以及产生方位。

主权项

一种芯片测试结构，用于检测封装压焊后芯片介质层的完整性，其特征在于，包括：位于芯片焊垫底部构成堆叠结构的若干测试层以及接触孔；所述测试层包括中央金属层以及环绕所述中央金属层的若干边缘金属层，所述中央金属层以及各边缘金属层之间相互绝缘；所述接触孔将各测试层的中央金属层与芯片焊垫电连接。