发明名称 |
半导体封装结构及其制造方法 |
摘要 |
本发明利用多芯片先堆栈封装再与重新布线层结合,其中下层芯片的主动面朝下直接与重新布线层电性连接,而上层芯片透过设置于下层芯片周围的导电迹线与与重新布线层电性连接。 |
申请公布号 |
CN102760665A |
申请公布日期 |
2012.10.31 |
申请号 |
CN201110158996.5 |
申请日期 |
2011.05.31 |
申请人 |
群成科技股份有限公司 |
发明人 |
卓恩民 |
分类号 |
H01L21/50(2006.01)I;H01L21/60(2006.01)I;H01L25/00(2006.01)I;H01L23/31(2006.01)I;H01L23/52(2006.01)I |
主分类号 |
H01L21/50(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
陈亮 |
主权项 |
一种半导体封装结构的制造方法,其特征在于,包含下列步骤:提供一基板;形成一导电迹线于所述基板上,其中所述导电迹线环绕于一第一芯片承载区域的周围;设置一第一芯片于所述基板的所述第一芯片承载区域上,其中所述第一芯片的主动面朝下与所述基板接触;设置一第二芯片于所述第一芯片的上方并与所述导电迹线电性连接;形成一封装胶体覆盖所述第一芯片、所述第二芯片、所述导电迹线与所述基板的上表面;移除所述基板,其中所述封装胶体的下表面暴露出所述导电迹线的下表面与所述第一芯片的主动面;设置一重新布线层于所述封装胶体的下表面,其中所述第一芯片与所述导电迹线分别与所述重新布线层电性连接;以及设置多个导电焊球于所述重新布线层的下表面并与所述重新布线层电性连接。 |
地址 |
中国台湾新竹县湖口乡中兴村光复北路65号5楼 |