基于线性反馈移位寄存器的序列流密码算法硬件实现方法

摘要

本发明公开了一种基于线性反馈移位寄存器的序列流密码算法硬件实现方法，采用一个128位的线性反馈移位寄存器产生抽头序列，该抽头序列作为密钥流生成器的输入，并由所述密钥流生成器生成密钥流，采用该密钥流对音视频数据流进行实时加解密。本发明能够有效解决UCPS系统中大数据流的实时加解密问题，实现加密数据的高安全性，而且硬件实现简单，可移植性好。

主权项

一种基于线性反馈移位寄存器的序列流密码算法硬件实现方法，其特征在于：采用一个128位的线性反馈移位寄存器产生抽头序列，该抽头序列作为密钥流生成器的输入，并由所述密钥流生成器生成密钥流，采用该密钥流对音视频数据流进行实时加解密；所述线性反馈移位寄存器每个时钟周期运算一次；所述抽头序列共有104个抽头，所述密钥流生成器的组合逻辑共有三种，加密过程是所述抽头序列按照一定的顺序进入密钥流生成器的三种组合逻辑，产生加密用的二十四位的加密密钥流；将加密密钥流与24位的被加密数据进行加密异或后，产生24位的密文，再将密文的所有位按位异或缩减运算后生成的一位结果存于线性反馈移位寄存器移位后空出的最高位；所述三种组合逻辑分别被调用八次，每次的输入是线性反馈移位寄存器不同的抽头序列；组合逻辑1产生低八位密钥流，组合逻辑2产生中间八位密钥流，组合逻辑3产生高八位密钥流；进入组合逻辑1的抽头组分别为：lfsr[1]、lfsr[6]、lfsr[11]、lfsr[16]组成第一组Combin1 U11，lfsr[2]、lfsr[7]、lfsr[12]、lfsr[17]组成第二组Combin1 U12，lfsr[3]、lfsr[8]、lfsr[13]、lfsr[18]组成第三组Combin1 U13，lfsr[4]、lfsr[9]、lfsr[14]、lfsr[19]组成第四组Combin1 U14，lfsr[21]、lfsr[26]、lfsr[31]、lfsr[36]组成第五组Combin1 U15，lfsr[22]、lfsr[27]、lfsr[32]、lfsr[37]组成第六组Combin1 U16，lfsr[23]、lfsr[28]、lfsr[33]、lfsr[38]组成第七组Combin1 U17，lfsr[24]、lfsr[29]、lfsr[34]、lfsr[39]组成第八组Combin1 U18，每一组被调用一次；进入组合逻辑2的抽头组分别为：lfsr[41]、lfsr[46]、lfsr[51]、lfsr[56]组成第一组U21，lfsr[42]、lfsr[47]、lfsr[52]、lfsr[57]组成第二组U22，lfsr[43]、lfsr[48]、lfsr[53]、lfsr[58]组成第三组U23，lfsr[44]、lfsr[49]、lfsr[54]、lfsr[59]组成第四组U24，lfsr[61]、lfsr[66]、lfsr[71]、lfsr[76]组成第五组U25，lfsr[62]、lfsr[67]、lfsr[72]、lfsr[77]组成第六组U26，lfsr[63]、lfsr[68]、lfsr[73]、lfsr[78]组成第七组U27，lfsr[64]、lfsr[69]、lfsr[74]、lfsr[79]组成第八组U28，每一组被调用一次；进入组合逻辑3的抽头组分别为：lfsr[81]、lfsr[90]、lfsr[99]、lfsr[108]、lfsr[117]组成第一组U31，lfsr[82]、lfsr[91]、lfsr[100]、lfsr[109]、lfsr[118]组成第二组U32，lfsr[83]、lfsr[92]、lfsr[101]、lfsr[110]、lfsr[119]组成第三组U33，lfsr[84]、lfsr[93]、lfsr[102]、lfsr[111]、lfsr[120]组成第四 组U34，lfsr[85]、lfsr[94]、lfsr[103]、lfsr[112]、lfsr[121]组成第五组U35，lfsr[86]、lfsr[95]、lfsr[104]、lfsr[113]、lfsr[122]组成第六组U36，lfsr[87]、lfsr[96]、lfsr[105]、lfsr[114]、lfsr[123]组成第七组U37，lfsr[88]、lfsr[97]、lfsr[106]、lfsr[115]、lfsr[124]组成第八组U38，每一组被调用一次。