| 摘要 |
<p>Kombinierter DMOS/IGBT-Leistungstransistor für hohe Spannungen integrierbar in SOI-Technologie, mit einer niedrig dotierten aktiven Schicht (3) der Dicke im Bereich um 50μm, bestehend aus einer Vielzahl von Source-Gate-Zellen (11), wobei jede aus einem Wannengebiet (7) mit einzelnen Sourcegebieten (9) und einer Gatestruktur (10) gebildet ist und die Wannengebiete (7) mit entgegengesetzter Dotierung zur aktiven Schicht (3), zu den hochdotierten Sourcegebieten (9) und zu den Gatestrukturen (10) haben, und einer vertikalen hochdotierten Schicht (5), die einerseits an den Isolationsgraben und andererseits an die aktive Schicht (3) angrenzt und einer oberhalb der vergrabenen Oxidschicht (2) und an diese angrenzend einer vergrabenen hochdotierten lateralen Schicht (6), die mit der vertikalen hochdotierten Schicht (5) verbunden ist, und die aktive Schicht (3), die vertikale hochdotierte Schd die Sourcegebiete (9) den gleichen Ladungsträgertyp besitzen, wobei die vertikale hochdotierte Schicht (5) nahe der Oberfläche an eine an der Oberfläche liegende,...</p> |
