与深亚微米CMOS逻辑工艺兼容的嵌入式动态存储器及制备方法

摘要

本发明涉及一种嵌入式动态存储器及制备方法，尤其是一种与深亚微米CMOS逻辑工艺兼容的嵌入式动态存储器及制备方法，属于集成电路的技术领域。按照本发明提供的技术方案，所述与深亚微米CMOS逻辑工艺兼容的嵌入式动态存储器，包括半导体基板及位于所述半导体基板内的至少一个存储单元，所述存储单元包括MOS晶体管及存储电容；所述MOS晶体管包括晶体管源极区及晶体管漏极区；所述晶体管源极区内有且仅有源极重掺杂区域，且晶体管漏极区内有且仅有漏极重掺杂区域。本发明结构紧凑，能与深亚微米CMOS逻辑工艺兼容，提高嵌入式动态存储器的数据保留时间，降低嵌入式动态存储器的使用成本，安全可靠。

主权项

一种与深亚微米CMOS逻辑工艺兼容的嵌入式动态存储器，包括半导体基板（1）及位于所述半导体基板（1）内的至少一个存储单元，所述存储单元包括MOS晶体管及存储电容；所述MOS晶体管包括晶体管源极区（11）及晶体管漏极区（12）；其特征是：所述晶体管源极区（11）内有且仅有源极重掺杂区域，且晶体管漏极区（12）内有且仅有漏极重掺杂区域。