| 发明名称 |
一种基于FPGA的抗多位错误翻转RS码检错纠错系统 |
| 摘要 |
本发明公开了一种基于FPGA的抗多位错误翻转RS码检错纠错系统，采用GF(24)域的缩短RS(8，4)码，它包括：控制电路、编码器、存储器、译码器；在待保护数据写入存储器之前对其进行编码产生校验位，将产生的校验位置于待保护数据信息后面一起写入存储器；从存储器读数据时，首先经过译码模块纠错后再将数据读出。本发明可以纠正基于SRAM存储器的最大连续8bits错误翻转，从而对基于SRAM的存储器进行加固。 |
| 申请公布号 |
CN102751995A |
申请公布日期 |
2012.10.24 |
| 申请号 |
CN201210256103.5 |
申请日期 |
2012.07.20 |
| 申请人 |
天津工大瑞工光电技术有限公司 |
发明人 |
王巍;王宁;张美杰;徐飞;李莹 |
| 分类号 |
H03M13/15(2006.01)I |
主分类号 |
H03M13/15(2006.01)I |
| 代理机构 |
|
代理人 |
|
| 主权项 |
一种基于FPGA的抗多位错误翻转RS码检错纠错系统，其特征在于，本发明包括：控制电路、编码器、存储器、译码器；其中译码器包括校验子计算电路、chien搜索电路、关键方程求解电路、错码个数计数电路、错误图样FIFO、纠错电路。 |
| 地址 |
300384 天津市西青区华苑产业区海泰西路18号中北203-20 |
