| 发明名称 | 基于SOI材料的可抑制埋氧化层界面暗电流的CCD | ||
| 摘要 | 本发明公开了一种基于SOI材料的可抑制埋氧化层界面暗电流的CCD，其中SOI材料层由顺次连接的SOI衬底硅层、埋氧化层和P型顶层硅层组成，P型顶层硅层与CCD器件连接，其改进在于：在埋氧化层和P型顶层硅层之间顺次插入N型硅层和P+型硅层，形成结构为SOI衬底硅层-埋氧化层-N型硅层-P+型硅层-P型顶层硅层的五层结构的SOI材料层。本发明的有益技术效果是：采用本发明结构所制作出的基于SOI材料的CCD，可以抑制SOI材料层中的埋氧化层的界面暗电流。 | ||
| 申请公布号 | CN102064181B | 申请公布日期 | 2012.10.24 |
| 申请号 | CN201010573177.2 | 申请日期 | 2010.12.03 |
| 申请人 | 中国电子科技集团公司第四十四研究所 | 发明人 | 雷仁方 |
| 分类号 | H01L27/148(2006.01)I;H01L21/762(2006.01)I | 主分类号 | H01L27/148(2006.01)I |
| 代理机构 | 重庆辉腾律师事务所 50215 | 代理人 | 侯懋琪 |
| 主权项 | 一种基于SOI材料的可抑制埋氧化层界面暗电流的CCD，它包括SOI材料层以及附着于SOI材料层上的CCD器件，其中SOI材料层由顺次连接的SOI衬底硅层（1）、埋氧化层（2）和P型顶层硅层（5）组成，P型顶层硅层（5）与CCD器件连接，其特征在于：在埋氧化层（2）和P型顶层硅层（5）之间顺次插入N型硅层（3）和P+型硅层（4），形成结构为SOI衬底硅层（1）‑埋氧化层（2）‑ N型硅层（3）‑ P+型硅层（4）‑ P型顶层硅层（5）的五层结构的SOI材料层；P+型硅层（4）的杂质浓度和P+型硅层（4）的厚度均大于N型硅层（3）的杂质浓度和厚度，且P+型硅层的杂质浓度和P+型硅层的厚度满足使N型硅层（3）完全耗尽。 | ||
| 地址 | 400065 重庆市南岸区南坪花园路14号 | ||