一种用于静电防护的可控硅

摘要

本发明公开了一种用于静电防护的可控硅，包括由上拉可控硅、下拉可控硅、隔离电阻、NMOS管和PMOS管，所述的上拉可控硅包括分别有第一P+注入区和第一N+注入区的第一N阱和分别有第二P+注入区和第二N+注入区的第一P阱，所述的下拉可控硅包括分别有第三P+注入区和第三N+注入区的第二N阱和分别有第四P+注入区和第四N+注入区的第二P阱。本发明利用可控硅中寄生的PN二极管结构和寄生的阱电阻结构形成电压钳位结构，实现ESD脉冲的快速响应与防护结构的预开启，本发明在开启速度上更有优势，能更好的保护脆弱的栅极氧化层不受瞬时、快速的ESD静电冲击。

主权项

一种用于静电防护的可控硅，包括上拉可控硅（11）、下拉可控硅（12）、隔离电阻（13）、NMOS管（14）和PMOS管（15），其特征在于：所述的上拉可控硅（11）包括第一N阱（21）和第一P阱（22），其中第一N阱（21）上分别有第一P+注入区（23）和第一N+注入区（24），第一P阱（22）上分别有第二P+注入区（25）和第二N+注入区（26）；所述的下拉可控硅（12）包括第二N阱（31）和第二P阱（32），其中第二N阱（31）上分别有第三P+注入区（33）和第三N+注入区（34），第二P阱（32）上分别有第四P+注入区（35）和第四N+注入区（36）；所述的上拉可控硅（11）第一N阱（21）中的第一P+注入区（23）和第一N+注入区（24）接电源线，第一P阱（22）中的第二P+注入区（25）接下拉可控硅（12）第二N阱（31）中的第三N+注入区（34）和隔离电阻（13），上拉可控硅（11）第一P阱（22）中的第二N+注入区（26）与下拉可控硅（12）第二N阱（31）中的第三P+注入区（33）接输入输出端；所述的下拉可控硅（12）第二N阱（31）中的第三P+注入区（33）与上拉可控硅（11）第一P阱（22）中的第二N+注入区（26）接输入输出端，第二N阱（31）中的第三N+注入区（34）接上拉可控硅（11）第一P阱（22）中的第二P+注入区（25）和隔离电阻（13），下拉可控硅（12）第二P阱（32）中的第四P+注入区（35）和第四N+注入区（36）接地线；所述隔离电阻（13）阳极接上拉可控硅（11）的第一P阱（22）中的第二P+注入区（25）和下拉可控硅（12）的第二N阱（31）中的第三N+注入区（34），隔离电阻（13）阴极接PMOS管（14）栅极和NMOS管（15）栅极；所述PMOS管（14）的源极和漏极接电源线；所述NMOS管（15）的漏极和源极接地线。