发明名称 | 晶体管的制备方法 | ||
摘要 | 一种半导体制造领域的晶体管的制备方法,包括:提供半导体衬底,且在所述半导体衬底上形成伪栅结构;选择性刻蚀所述半导体衬底的上表面,且使所述半导体衬底的上表面被去除的厚度为第一厚度;交替采用选择性外延生长方法和等离子掺杂方法在所述半导体衬底的上表面形成厚度为第一厚度的轻掺杂源/漏区,所述轻掺杂源/漏区包括:硅原子和掺杂离子,所述选择性外延生长方法形成硅原子,所述等离子掺杂方法形成掺杂离子。本发明通过先刻蚀再交替采用选择性外延生长方法和等离子掺杂方法形成轻掺杂源/漏区,从而既可以使得晶体管的轻掺杂源/漏区的结深很浅,又可以使得掺杂离子能够被完全激活,最终提高了晶体管的性能。 | ||
申请公布号 | CN102751189A | 申请公布日期 | 2012.10.24 |
申请号 | CN201110099738.4 | 申请日期 | 2011.04.20 |
申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 三重野文健 |
分类号 | H01L21/336(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 骆苏华 |
主权项 | 一种晶体管的制备方法,其特征在于,包括:提供半导体衬底,且在所述半导体衬底上形成伪栅结构;选择性刻蚀所述半导体衬底的上表面,且使所述半导体衬底的上表面被去除的厚度为第一厚度;多次交替采用外延生长方法和等离子掺杂方法在所述半导体衬底的上表面形成厚度为第一厚度的轻掺杂源/漏区,所述轻掺杂源/漏区包括:硅原子和掺杂离子,其中:每次采用所述外延生长方法形成厚度为第二厚度的硅原子层,每次采用所述等离子掺杂方法形成厚度为第三厚度的掺杂离子层,所述第二厚度为一个硅原子厚度的正整数倍,所述第三厚度为一个掺杂离子的厚度;在所述伪栅结构的相对两侧形成隔离侧墙;以所述隔离侧墙和所述伪栅结构为掩模,在所述半导体衬底内进行重掺杂离子注入,形成重掺杂源/漏区;在所述半导体衬底上形成层间介质层,所述层间介质层的上表面与所述伪栅结构的上表面位于同一水平面;刻蚀去除所述伪栅结构至露出所述半导体衬底,形成沟槽;在所述沟槽中依次形成栅介质层和金属栅极。 | ||
地址 | 201203 上海市浦东新区张江路18号 |