发明名称 模拟集成电路版图寄生器件提取系统及方法
摘要 本发明公开一种模拟集成电路版图寄生器件提取系统及方法,主要是为了优化集成电路设计,提取出不同制造工艺下的寄生器件而设计。本发明包括:数据读取模块,读取模拟集成电路版图数据;图层定义模块,描述版图中几何层与物理层之间的对应关系;寄生器件提取规则模块,用于制定寄生器件的提取规则,生成提取规则执行文件;以及,寄生器件提取模块,对接收到的所述数据读取模块输出的数据进行预处理,并基于图层定义模块和寄生器件提取规则模块对接收的所述数据进行运算提取,再将提取出的寄生器件标入到上述模拟集成电路版图中,并输出包含寄生器件的模拟集成电路版图。本发明能够提取出不同制造工艺下的寄生器件,为版图优化设计提供依据。
申请公布号 CN101923595B 申请公布日期 2012.10.24
申请号 CN201010262309.X 申请日期 2010.08.25
申请人 清华大学 发明人 蔡懿慈;周强;杨建磊
分类号 G06F17/50(2006.01)I 主分类号 G06F17/50(2006.01)I
代理机构 北京中伟智信专利商标代理事务所 11325 代理人 张岱
主权项 一种模拟集成电路版图寄生器件提取系统,其特征在于,包括:一数据读取模块,读取模拟集成电路版图数据;一图层定义模块,描述版图中几何层与物理层之间的对应关系;一寄生器件提取规则模块,用于制定寄生器件的提取规则,生成提取规则执行文件;以及,一寄生器件提取模块,对接收到的所述数据读取模块输出的数据进行预处理,并基于图层定义模块和寄生器件提取规则模块对接收的所述数据进行运算提取,再将提取出的寄生器件标入到上述模拟集成电路版图中,并输出包含寄生器件的模拟集成电路版图;其中,所述寄生器件提取模块,包括图形查询模块,图形存储模块,图形预处理模块,提取处理模块,图形布尔运算引擎以及修改输出版图模块;所述图形查询模块,接收所述数据读取模块输出的数据,并基于该数据查找出版图中用于寄生器件提取运算的图形;所述图形存储模块,建立内部的数据结构,将所述图形查询模块查找出的图形存储为以逆时针顺序的点序列的多边形;所述图形预处理模块,基于图层定义模块,将存储于所述图形存储模块中的多边形进行分层,并对每层出现重叠的多边形进行合并,合并后出现多边形一条边包含三个或三个以上端点的进行端点合并;所述图形布尔运算引擎,对所述多边形进行布尔运算,以获得版图中各多边形之间的几何位置关系;所述提取处理模块,启动提取规则执行文件及图形布尔运算引擎,对版图中各多边形进行布尔运算,提取出寄生器件,并输出寄生器件提取结果;所述修改输出版图模块,接收所述提取处理模块输出的寄生器件提取结果,将其标入到所述模拟集成电路版图中,并输出包含寄生器件的模拟集成电路版图。
地址 100084 北京市海淀区清华园1号