发明名称 一种同步单元电路及由其构成的多相时钟同步电路
摘要 本发明公开了一种同步单元电路及由其构成的多相时钟同步电路。所述同步单元电路包括第一反向器、第二反向器、第三反向器、第四反向器、第五反向器、第六反向器、第一开关、第二开关、第三开关、第四开关、第五开关、第六开关,第一开关,第二开关,第一反向器和第二反向器构成第一个多路开关型锁存器,第四开关,第五开关,第三反向器和第四反向器构成第二个多路开关型锁存器,第三开关和第六开关构成一个二选一开关。多相时钟同步电路包括多个同步单元电路和一路开关控制信号,开关控制信号控制所有同步单元。本发明可使多相时钟各路信号被对应的各同步单元重建,且都同步到同一开关控制信号,得到同步的多相时钟信号。
申请公布号 CN102751973A 申请公布日期 2012.10.24
申请号 CN201210263172.9 申请日期 2012.07.27
申请人 湘潭大学 发明人 金湘亮;张文杰
分类号 H03K19/00(2006.01)I 主分类号 H03K19/00(2006.01)I
代理机构 湘潭市汇智专利事务所 43108 代理人 颜昌伟
主权项 一种同步单元电路,其特征在于:包括第一反向器、第二反向器、第三反向器、第四反向器、第五反向器、第六反向器、第一开关、第二开关、第三开关、第四开关、第五开关、第六开关,所述第一开关的一端与第四开关的一端连接作为同步单元电路的信号输入端,第一开关的输出端分别与第一反向器的输入端和第二开关的输出端相连,第二开关的输入端接第二反向器的输出端,第一反向器的输出端分别与第二反向器的输入端和第三开关的输入端相连,第四开关的输出端分别与第三反向器的输入端和第五开关的输出端相连,第五开关的输入端接第四反向器的输出端,第三反向器的输出端分别与第四反向器的输入端和第六开关的输入端相连,第三开关的输出端与第六开关的输出端并接后接到第五反向器的输入端,第五反向器的输出端作为同步单元的信号输出端,第六反向器的输入端为同步单元电路开关控制信号输入端,并分别与第一开关、第五开关和第六开关的控制端相连,第六反向器的输出端分别与第二开关、第三开关和第四开关的控制端相连。
地址 411105 湖南省湘潭市雨湖区羊牯塘