集成电路下层硬件映射方法、数据控制流时序约束方法及装置

摘要

本发明公开了一种集成电路下层硬件映射方法及装置，通过对描述集成电路算方法的计算机语言程序进行分析，并将其映射为数据控制流图，再转换为算子时空图，并对数据控制流图进行时序约束，从而根据时序标注对算子时空图进行聚类压缩，再生成集成电路下层硬件电路逻辑描述，从而创造了一种从计算机语言到集成电路下层硬件电路的映射工具，标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程，实现起来方便快捷。本发明公开的数据控制流图时序约束方法及装置通过对数据控制流进行时序约束，使得根据该约束方法得到的电路具有规整性，并且该方法适用于数字电路的时序设计和验证，可以更大程度上帮助硬件工程师进行硬件设计。

主权项

一种集成电路下层硬件映射方法,其特征在于包括：程序分析步骤，用于读取描述集成电路算法的计算机语言程序，根据该计算机语言的规则从所述计算机语言程序中识别出被映射的执行对象和参数对象，所述执行对象包括运算指令和/或控制指令，所述参数对象包括输入数据、输出数据、中间数据中的至少一种；数据控制流图生成步骤，用于将所述运算指令映射为处理框图，将所述控制指令映射为用于标识状态、状态转移条件及状态控制信号的控制流，将所述输入数据、输出数据和中间数据映射为描述集成电路算法的数据控制流图中的相应节点；算子结构图生成步骤，用于根据数据控制流图中的各节点所进行的功能处理从预先建立的算子单元库中取出对应功能的至少一个算子单元，将数据控制流图转换成由算子单元组成的算子时空图；时序约束步骤，用于根据用户规格需求和目标集成电路工艺的要求确定出总时序约束，对算子时空图中的每个算子单元标注时间，对算子时空图的每个层级进行时序约束；算子时空图压缩步骤，用于根据时间标注对算子时空图进行硬件资源上或者面积上的聚类压缩，并使之总体算法执行时间最接近于总时序约束；下层硬件映射步骤，根据聚类压缩后的算子时空图生成集成电路下层硬件电路逻辑描述。