发明名称 | 半导体存储器件 | ||
摘要 | 本发明公开了一种半导体存储器件。当共享多个扩散层以便节省半导体集成电路的面积时,改变耦合到这些扩散层的布线的寄生容量。不管怎样,提供了彼此平衡耦合到扩散层的成对布线的容性负载的半导体布局。耦合到相应的成对布线的扩散层交替地布置或交错以彼此平衡成对布线的相应的容性负载。 | ||
申请公布号 | CN102737708A | 申请公布日期 | 2012.10.17 |
申请号 | CN201210107101.X | 申请日期 | 2012.04.12 |
申请人 | 瑞萨电子株式会社 | 发明人 | 高桥弘行;木藤亮隆 |
分类号 | G11C11/4063(2006.01)I | 主分类号 | G11C11/4063(2006.01)I |
代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 李兰;孙志湧 |
主权项 | 一种半导体集成电路器件,包括:布线对;第一晶体管组,所述第一晶体管组具有耦合到所述布线对中的一条的源极或漏极;第二晶体管组,所述第二晶体管组具有耦合到所述布线对中的另一条的源极或漏极;第一扩散层组,在所述第一扩散层组中形成所述第一晶体管组;以及第二扩散层组,在所述第二扩散层组中形成所述第二晶体管组,其中,所述第一扩散层组包括第一公共扩散层组,所述第一公共扩散层组包括在所述第一晶体管组中并且在所述第一公共扩散层组中形成共享源极或漏极的多个晶体管,其中,所述第二扩散层组包括第二公共扩散层组,所述第二公共扩散层组包括在所述第二晶体管组中并且在所述第二公共扩散层组中形成共享源极或漏极的多个晶体管,并且其中,所述布线对中的所述一条的第一容性负载与所述布线对中的所述另一条的第二容性负载平衡。 | ||
地址 | 日本神奈川县 |