发明名称 数据处理装置
摘要 本发明提供一种数据处理装置,用有序方式那样的较小规模的硬件,实现乱序方式那样的不需要整体同步的方式,提高处理的局部性并提高功率效率。数据处理装置(10)包括能够分别进行用于指令执行的预定处理的多个执行资源(EXU、LSU),能够通过上述多个执行资源进行流水线处理。并且,上述执行资源对于在相同的执行资源中处理的指令,按照该指令的流程顺序用有序方式进行处理,对于在互不相同的执行资源中处理的指令,与该指令的流程顺序无关地用乱序方式进行处理。由此,使执行资源内的局部处理简单化,能够用小规模的硬件加以实现,不需要跨执行资源的大范围处理的同步,能够提高处理的局部性和功率效率。
申请公布号 CN101414252B 申请公布日期 2012.10.17
申请号 CN200810169996.3 申请日期 2008.10.16
申请人 瑞萨电子株式会社 发明人 荒川文男
分类号 G06F9/38(2006.01)I 主分类号 G06F9/38(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 王茂华
主权项 一种数据处理装置,包括能够分别进行用于指令执行的预定处理的多个执行资源,能够通过上述多个执行资源进行流水线处理,其特征在于:对于在相同的执行资源中处理的指令,上述执行资源按照该指令的流程顺序用有序方式进行处理;对于在互不相同的执行资源中处理的指令,上述执行资源与该指令的流程顺序无关而用乱序方式处理,上述执行资源包括:能够基于上述指令进行运算执行的运算执行单元;和能够进行数据的载入和存储的载入存储单元,上述数据处理装置包括能够取得指令的指令取得单元,上述指令取得单元包括:全局指令队列,能够锁存所取得的指令;以及信息队列,能够管理根据锁存于上述全局指令队列中的指令而生成的寄存器写信息,并基于按各执行资源而不同的范围的先行指令的寄存器写信息来检查作为与先行指令的冒险要因的流程依赖。
地址 日本神奈川县