一种调整FPGA总线延时的方法及装置

摘要

本发明公开了一种调整FPGA总线延时的方法，包括，主FPGA通过总线发送信号给从FPGA；从FPGA检测到任何一条信号线上的信号时，记录从FPGA检测到的该组总线所有信号线上的信号；判断是否存在没有检测到状态反转的信号线；如果存在没有检测到状态反转的信号线，在主FPGA和从FPGA中选择一个总线所有管脚延时都未达到系统设定最大值的FPGA，将所选择的FPGA中所有接收到的信号正确的信号线对应的管脚延时一个延时单位，否则记录主FPGA和从FPGA所有管脚的延时单位数据。本发明还公开了一种与所述方法相适应的FPGA总线延时调整装置，本发明的技术方案实现了自动调整总线各管脚延时单元数据，提高了FPGA总线延时调整效率。

主权项

一种调整FPGA总线延时的方法，其特征在于，包括：步骤1、将主FPGA和从FPGA之间的互连总线分为至少一组；依次对每组总线执行如下操作；步骤2、主FPGA将该组总线的所有信号线的状态反转；步骤3、从FPGA检测到任何一条该组总线的信号线上的信号发生反转时，记录从FPGA检测到的该组总线所有信号线上的信号；步骤4、判断是否存在没有检测到状态反转的信号线；步骤5、如果存在没有检测到状态反转的信号线，在主FPGA和从FPGA中选择一个FPGA，将所选择的FPGA的该组总线中检测到状态反转的信号线的管脚延时一个延时单位；返回执行步骤2；其中，所选择的FPGA应满足，被选择的FPGA的该组总线的所有管脚延时都未达到系统设定最大值；步骤6、如果主FPGA和从FPGA都有延时已达到系统设定最大值的管脚或检测到所有信号线的信号都正确，记录主FPGA和从FPGA所有管脚的延时单位数据；结束该组总线延时调整。