| 发明名称 | 用于形成外延层的工艺 | ||
| 摘要 | 本公开涉及一种用于形成外延层的工艺。具体地，其涉及一种工艺，包括：(a)在单晶半导体结构(S，D)和在多晶半导体结构(G)上外延生长半导体材料层；(b)刻蚀所述外延层以便在所述单晶结构(S，D)上保留非零厚度的所述材料而在所述多晶结构(G)上保留零厚度；以及(c)利用相同的材料或利用不同的材料、分别从之前的步骤(b)获得的所述单晶结构(S，D)和所述多晶结构(G)，将步骤(a)重复至少一次，以及将步骤(b)重复至少一次，直至在所述单晶结构(S，D)上的外延层的层叠已达到期望厚度(EE)。 | ||
| 申请公布号 | CN102738004A | 申请公布日期 | 2012.10.17 |
| 申请号 | CN201210101667.1 | 申请日期 | 2012.04.01 |
| 申请人 | 意法半导体(克洛尔2)公司;意法半导体有限公司 | 发明人 | D·迪塔特;Y·康皮德利;D·佩利谢尔-塔农;N·卢贝 |
| 分类号 | H01L21/336(2006.01)I;H01L21/20(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 北京市金杜律师事务所 11256 | 代理人 | 王茂华;边海梅 |
| 主权项 | 一种工艺，包括：(a)在单晶半导体结构(S，D)和在多晶半导体结构(G)上外延地生长半导体材料层；(b)刻蚀所述外延层以便在所述单晶结构(S，D)上保留非零厚度的所述材料而在所述多晶结构(G)上保留零厚度；以及(c)利用相同的材料或利用不同的材料、分别从之前的步骤(b)获得的所述单晶结构(S，D)和所述多晶结构(G)将步骤(a)重复至少一次，以及将步骤(b)重复至少一次，直至在所述单晶结构(S，D)上的外延层的层叠已达到期望厚度(EE)。 | ||
| 地址 | 法国克洛尔 | ||