发明名称 封装半导体器件之装置,封装的半导体元件,制造封装半导体器件之装置的方法,以及制造半导体元件之方法
摘要 本发明提供一种封装的半导体元件、封装半导体器件之装置、封装半导体器件之方法,以及制造封装半导体器件之装置的方法。一种封装半导体器件之装置之一具体实施例包括:一第一板,其具有一前侧、一背侧、晶粒接点阵列、电耦合至该等晶粒接点之第一背侧端子阵列、第二背侧端子阵列及复数个个别封装区,该复数个个别封装区具有该等晶粒接点之一阵列、该等第一背侧端子之一阵列及该等第二背侧端子之一阵列。该装置进一步包括一第二板,其具有一层压在该第一板之该前侧的第一侧、一第二侧、透过该第二板与个别的封装区对准且界定晶粒腔的开口,及在该第二侧处的正面接点阵列,其藉由延伸穿过该第一板及该第二板的互连,电耦合至该等第二背侧端子。
申请公布号 TWI374536 申请公布日期 2012.10.11
申请号 TW097108734 申请日期 2008.03.12
申请人 美光科技公司 发明人 大卫J 科里西斯;J 麦可 布鲁克斯;李俊光;张振辉
分类号 H01L25/10 主分类号 H01L25/10
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 一种封装半导体器件之装置,其包括:一第一板,其具有一前侧;一背侧;晶粒接点阵列;电耦合至该等晶粒接点之第一背侧端子阵列;第二背侧端子阵列;及复数个个别封装区,该复数个个别封装区具有该等晶粒接点之一阵列、该等第一背侧端子之一阵列及该等第二背侧端子之一阵列;以及一第二板,其具有一第一侧,层压在该第一板之该前侧;一第二侧;界定晶粒腔的开口,其透过该第二板与个别的封装区对准;及在该第二侧处的正面接点阵列,其藉由延伸穿过该第一板及该第二板的互连电耦合至该等第二背侧端子;及其中该第一板进一步包括第一互连,其电耦合该等晶粒接点与相对应的第一背侧端子,且其中延伸穿过该第一板及该第二板的该等互连系第二互连。如请求项1之装置,其中该第一板及该第二板具有一聚合核心。如请求项1之装置,其中延伸穿过该第一板及该第二板之该等互连系连续的封装贯穿互连。如请求项1之装置,其中该第一板包括一第一印刷电路板,且该第二板包括一第二印刷电路板。如请求项1之装置,其中该等个别的封装区及该等晶粒腔系配置成条状,且其中个别的晶粒腔系藉由切割条状体上的线道而分离。如请求项1之装置,其中该等晶粒接点系位在该第一板之该前侧处。如请求项1之装置,其中该第一板进一步包括复数个槽孔,使得一槽孔系位在个别的封装区,且其中该等晶粒接点系以阵列配置在该第一板相邻该等槽孔的第二侧。一种封装半导体器件之装置,其包括:一基座面板,其具有一前侧及一背侧,其中该基座面板包括一聚合材料;一直立插卡面板,其具有一附接至该基座面板之该前侧的第一侧、一第二侧及复数个界定晶粒腔之开口,其中该直立插卡面板包括一聚合材料;在该基座面板处的晶粒接点阵列;在该基座面板之该背侧处的第一背侧端子阵列;第一互连,其电耦合该等晶粒接点至该等第一背侧端子;在该直立插卡面板之该第二侧处的正面接点阵列;在该基座面板之该背侧处的第二背侧端子阵列;以及第二互连,其延伸穿过该基座面板及该直立插卡面板,其中该等第二互连电耦合该等正面接点至该等第二背侧端子。如请求项8之装置,其中该基座面板包括一第一印刷电路板,该直立插卡面板包括一第二印刷电路板,及该等开口在该第二印刷电路板中包括数个冲孔。如请求项9之装置,其中该基座面板包括一第一印刷电路板,该直立插卡面板进一步包括一具有一黏着剂附着在该第一侧的第二印刷电路板,及该等开口在该第二印刷电路板及该黏着剂中包括数个冲孔。如请求项9之装置,其中该等第二端子包括连续的封装贯穿端子,其从该直立插卡面板的该第二侧延伸至该基座面板的该背侧。如请求项8之装置,其中该基座面板及该直立插卡面板界定一具有复数个晶粒腔的条状体,该复数个晶粒腔系藉由切割线道而分离。一种封装的半导体元件,其包括:一基座,其具有一第一聚合基板,包括一前侧及一背侧;晶粒接点;在该背侧处之第一背侧端子之一第一阵列;在该背侧处之第二背侧端子之一第二阵列;及第一互连,其电耦合该等晶粒接点与该等第一背侧端子;一直立插卡,其具有一第二聚合基板,包括一第一侧及一第二侧;一开口;及在该第二侧处之正面接点;其中该第一侧系附接至该第一聚合基板之该前侧,且该开口界定一晶粒腔;透过该第一聚合基板及该第二聚合基板的第二互连电耦合该等正面接点至相对应的第二背侧端子;以及在该晶粒腔中之一晶粒,其中该晶粒具有一电耦合至该等晶粒接点的积体电路。如请求项13之封装的半导体元件,进一步包括一第二封装的半导体元件堆叠在该直立插卡的该第二侧上,其中该第二封装的半导体元件具有电连接器附接至该等正面接点。如请求项13之封装的半导体元件,其中晶粒接点系位在该基座之该前侧处,且该晶粒具有线结合至晶粒接点的焊垫。如请求项13之封装的半导体元件,其中该等晶粒接点系位在该基座之该前侧处,及该晶粒具有覆晶附接至该等晶粒接点的焊垫。如请求项13之封装的半导体元件,其中该基座进一步包括一槽孔,且该等晶粒接点系位在该基座之该背侧处,及其中该晶粒具有面对该槽孔的焊垫,且藉由延伸穿过该槽孔的焊线而线结合至该晶粒接点。如请求项13之封装的半导体元件,进一步包括在该晶粒腔中之一保护性材料。一种制造一封装半导体器件之装置的方法,其包括:附接一直立插卡板之一第一侧至一基座板之一前侧,其中藉由该直立插卡板中的个别开口形成晶粒腔,其与该基座板之相对应的个别封装区对准,且其中该基座板具有晶粒接点及在该基座板之一背侧上电耦合至该等晶粒接点的第一背侧端子;形成复数个封装贯穿孔,其延伸穿过该直立插卡板及该基座板;以及沈积一导电材料在该等封装贯穿孔中,其中该导电材料形成数个封装贯穿互连,其电耦合该直立插卡板之一第二侧处的正面接点至该基座板之一背侧上的相对应第二背侧端子。如请求项19之方法,其中在附接该直立插卡板至该基座板之前,该方法进一步包括:附接一黏着剂至该直立插卡板的该第一侧,及冲压该等开口穿过该直立插卡板及该黏着剂。如请求项19之方法,其中该基座板包括一第一印刷电路板且该直立插卡板包括一第二印刷电路板,及其中该方法进一步包括:对准该直立插卡板的该等前侧接点与该基座板的该等第二背侧端子,及将该直立插卡板的该第一侧及该基座板的该前侧朝一黏着剂按压。如请求项21之方法,其中形成该等封装贯穿孔包括:将数个孔钻孔穿过该直立插卡板及该基座板。如请求项19之方法,其中:该方法进一步包括:对准该直立插卡板的该等前侧接点与该基座板的该等第二背侧端子,及将该直立插卡板的该第一侧及该基座板的该前侧朝一黏着剂按压;以及形成该等封装贯穿孔包括:将数个孔钻孔穿过相对应对的前侧接点及第二背侧端子。如请求项19之方法,其中:该方法进一步包括:对准该直立插卡板的该等前侧接点与该基座板的该等第二背侧端子,及将该直立插卡板的该第一侧及该基座板的该前侧朝一黏着剂按压;形成该等封装贯穿孔包括:将数个孔钻孔穿过相对应对的前侧接点及第二背侧端子;以及沈积一导电材料于该等封装贯穿孔中包括:电镀一金属至该等孔中。如请求项19之方法,其中:在附接该直立插卡板至该基座板之前,该方法进一步包括:在该直立插卡板之该第二侧上形成电路系统、附接一黏着剂至该直立插卡板的该第一侧,及冲压该开口穿过该直立插卡板及该黏着剂;以及附接该直立插卡板至该基座板包括:将在该直立插卡板之该第一侧的该黏着剂朝该基座板之该前侧按压,同时将该等开口对准相对应的个别封装区。如请求项25之方法,其中在该第二侧之该等前侧接点相对于该基座板之相对应的第二背侧端子系叠置的,且形成该等贯穿孔包括:钻孔该等前侧接点处的孔,其延伸至相对应的背侧接点。如请求项26之方法,其中沈积该导电材料于该等贯穿孔中包括:电镀一金属至该等孔中。一种制造半导体元件之方法,其包括:提供一其中欲封装有复数个晶粒的装置,该装置包括:一第一板,其具有一前侧;一背侧;晶粒接点阵列;电耦合至该等晶粒接点之第一背侧端子阵列;第二背侧端子阵列;及复数个个别封装区,该复数个个别封装区具有该等晶粒接点之一阵列、该等第一背侧端子阵列之一阵列及该等第二背侧端子之一阵列;以及一第二板,其具有一压在该第一板之该前侧之第一侧;一第二侧;界定晶粒腔的开口,其透过该第二板与个别的封装区对准;及在该第二侧处的正面接点阵列,其藉由延伸穿过该第一板及该第二板的封装贯穿互连而电耦合至该等第二背侧端子;定位半导体晶粒于该等晶粒腔中;电耦合该等晶粒上的焊垫至该第一板的相对应晶粒接点;以及沈积保护性材料至该等晶粒腔中。如请求项28之方法,其中电耦合该等晶粒上的该等焊垫至该等晶粒接点包括:线结合该等焊垫至该等晶粒接点。如请求项28之方法,其中电耦合该等晶粒上的该等焊垫至该等晶粒接点包括:覆晶黏着该等焊垫至该等晶粒接点。如请求项28之方法,其中:该第一板具有槽孔,且该等晶粒接点系以阵列配置在该第一板近接于该等槽孔之背侧处;该等晶粒具有一作用侧附接至该第一板的前表面,使得该等晶粒上的焊垫系与一相对应的槽孔对准;以及电耦合该等晶粒上的该等焊垫至该等晶粒接点包括:形成延伸穿过该等槽孔的焊线,其中该等槽孔自该等焊垫延伸至该等晶粒接点。如请求项28之方法,进一步包括在该等个别封装区之间切割该第一板及该第二板,其中个别之封装的半导体元件系彼此分离。如请求项32之方法,进一步包括测试该等个别之封装的半导体元件,及仅互相堆叠良品封装的半导体元件。如请求项33之方法,其中堆叠包括:电耦合一第一封装之半导体元件之前侧接点与一第二封装之半导体元件之相对应的第二背侧端子,其中该第二封装之半导体元件系堆叠在该第一封装之半导体元件上。如请求项28之方法,进一步包括在切割该第一板及该第二板以决定良品封装之前,测试该等个别之封装的半导体元件。如请求项35之方法,进一步包括在该等个别封装区之间切割该第一板及该第二板,及仅互相堆叠良品封装的半导体元件。如请求项36之方法,其中堆叠包括:电耦合一第一封装之半导体元件之前侧接点与一第二封装之半导体元件之相对应的第二背侧端子,其中该第二封装之半导体元件系堆叠在该第一封装之半导体元件上。
地址 美国