高压电应力测试电路

摘要

一种高压电应力测试电路包括用于产生内部资料及反相内部资料的内部资料产生单元，及用于接收该内部资料及反相内部资料且用于产生数位资料及反相数位资料的电平移位器。在正常模式中，该内部资料及反相内部资料具有对应于输入资料的逻辑状态，而该数位资料及反相数位资料具有对应于该内部资料及反相内部资料的逻辑状态。在高压电应力测试模式中，该内部资料及反相内部资料具有预定的逻辑状态而不拘该输入资料的逻辑状态，而该数位资料及反相数位资料具有预定的逻辑状态而不拘该内部资料及反相内部资料的逻辑状态。

主权项

一种高压电应力测试电路，其包含：一内部资料产生单元，其使用低供应电压作为上拉电压产生内部资料及反相内部资料；及一电平移位器，其系用于接收该内部资料及反相内部资料，且用于产生数位资料及反相数位资料，在该电平移位器中将上拉电压电平移位至高供应电压，其中在正常模式中，该内部资料及反相内部资料具有对应于输入资料的逻辑状态，在高压电应力测试模式中，该内部资料及反相内部资料具有预定的逻辑状态而不拘该输入资料的逻辑状态，在该正常模式中，该数位资料及反相数位资料具有分别对应于该内部资料及反相内部资料的逻辑状态，而且在该高压电应力测试模式中，该数位资料及反相数位资料具有预定的逻辑状态而不拘该内部资料及反相内部资料的逻辑状态。一种高压电应力测试电路，其包含：一内部资料产生单元，其使用低供应电压作为上拉电压产生内部资料及反相内部资料；及一电平移位器，其系用于接收该内部资料及反相内部资料且用于产生数位资料及反相数位资料，在该电平移位器中将上拉电压电平移位至高供应电压，其中在正常模式中，该内部资料及反相内部资料具有对应于输入资料的逻辑状态，在高压电应力测试模式中，该内部资料及反相内部资料具有一接地电压而不拘该输入资料的逻辑状态，在该正常模式中，该数位资料及反相数位资料具有分别对应于该内部资料及反相内部资料的逻辑状态，而且在该高压电应力测试模式中，该数位资料及反相数位资料具有该高供应电压与接地电压中之其一而不拘该内部资料及反相内部资料的逻辑状态。如申请专利范围第2项之高压电应力测试电路，其中该内部资料产生单元包含：一反相内部资料产生部，其系藉由反转处于该正常模式的输入资料而产生该反相内部资料，且用于控制该反相内部资料以具有处于该HVS测试模式的接地电压；及一内部资料产生部，其系藉由反转处于该正常模式的反相内部资料而产生该内部资料，且用于控制该内部资料以具有处于该HVS测试模式的接地电压。如申请专利范围第3项之高压电应力测试电路，其中：该反相内部资料产生部包含藉由反转处于该正常模式的输入资料而产生该反相内部资料的第一个三态反相器，及用于控制该反相内部资料以具有处于该HVS测试模式的接地电压的第一电晶体；及藉由反转处于该正常模式的反相内部资料而产生该内部资料的第二个三态反相器，且用于控制该内部资料以具有处于该HVS测试模式的接地电压的第二电晶体。如申请专利范围第2项之高压电应力测试电路，其中该电平移位器包含：一电源端，透过彼来施加该高供应电压；一接地端，透过彼来施加该接地电压；一用于输出该数位资料的输出端；一用于提供该反相数位资料的反相输出端；一经配置于该电源端与该输出端之间的输出上拉单元，该输出上拉单元经建构以回应处于该正常模式的反相数位资料的上拉而将该数位资料上拉至该高供应电压，且经建构以上拉该数位资料而不拘处于该高压电应力测试模式的反相数位资料的逻辑状态；一经配置于该电源端与该反相输出端之间的反相输出上拉单元，该反相输出上拉单元经建构以回应处于该正常模式的数位资料的下拉而将该反相数位资料上拉至该高供应电压，且经建构以上拉该反相数位资料而不拘处于该高压电应力测试模式的数位资料的逻辑状态；一经配置于该接地端与该输出端之间的输出下拉单元，该输出下拉单元经建构以回应该反相输入资料的上拉而将该数位资料下拉至该接地电压；及一经配置于该接地端与该反相输出端之间的反相输出下拉单元，该反相输出下拉单元经建构以回应该输入资料的上拉而将该反相数位资料下拉至该接地电压。如申请专利范围第5项之高压电应力测试电路，其中该输出上拉单元包含：一第一PMOS电晶体，其系经配置于该电源端与该输出端之间，且经建构以藉由该反相数位资料加以限制；一第二PMOS电晶体，其系经配置于该电源端与该输出端之间且与该第一PMOS电晶体电气串联，且经建构以回应以该HVS测试模式启动的测试模式信号而被关掉；及一第三PMOS电晶体，其系经配置于该电源端与该输出端之间且与该第一PMOS电晶体及第二PMOS电晶体电气并联，且经建构以回应该测试模式信号的启动而被打开且将该数位资料上拉至该高供应电压，而且该反相输出上拉单元包含：一第四PMOS电晶体，其系经配置于该电源端与该反相输出端之间且经建构以藉由该数位资料加以限制；一第五PMOS电晶体，其系经配置于该电源端与该反相输出端之间且与该第四PMOS电晶体电气串联，且经建构以回应该测试模式信号而被关掉；及一第六PMOS电晶体，其系经配置于该电源端与该反相输出端之间且与该第四PMOS电晶体及第五PMOS电晶体电气并联，且经建构以回应该测试模式信号的启动而被打开，且将该反相数位资料上拉至该高供应电压。如申请专利范围第2项之高压电应力测试电路，其中该电平移位器包含：一电源端，透过彼来施加该高供应电压；一接地端，透过彼来施加该接地电压；一用于输出该数位资料的输出端；一用于提供该反相数位资料的反相输出端；一经配置于该电源端与该输出端之间的输出上拉单元，该输出上拉单元经建构以回应处于该正常模式的反相数位资料的上拉而将该数位资料上拉至该高供应电压，且经建构以电气切断该输出端与该电源端之间的连结而不拘处于该HVS测试模式的反相数位资料的逻辑状态；一经配置于该电源端与该反相输出端之间的反相输出上拉单元，该反相输出上拉单元经建构以回应处于该正常模式的数位资料的下拉而将该反相数位资料上拉至该高供应电压，且经建构以电气切断该反相输出端与该电源端之间的连结而不拘处于该HVS测试模式的数位资料的逻辑状态；一经配置于该接地端与该输出端之间的输出下拉单元，该输出下拉单元经建构以回应处于该正常模式的反相内部资料的上拉而将该数位资料下拉至该接地电压，且经建构以下拉该数位资料而不拘处于该HVS测试模式的反相内部资料的逻辑状态；及一经配置于该接地端与该反相输出端之间的反相输出下拉单元，该反相输出下拉单元经建构以回应处于该正常模式的内部资料的上拉而将该反相数位资料下拉至该接地电压，且经建构以下拉该反相数位资料而不拘处于该HVS测试模式的内部资料的逻辑状态。如申请专利范围第7项之高压电应力测试电路，其中该输出上拉单元包含：一第一PMOS电晶体，其系经配置于该电源端与该输出端之间，且经建构以藉由该反相数位资料加以限制；及一第二PMOS电晶体，其系经配置于该电源端与该输出端之间且与该第一PMOS电晶体电气串联，且经建构以回应以该HVS测试模式启动的测试模式信号而被关掉；该反相输出上拉单元包含：一第三PMOS电晶体，其系经配置于该电源端与该反相输出端之间，且经建构以藉由该数位资料加以限制；及一第四PMOS电晶体，其系经配置于该电源端与该反相输出端之间且与该第三PMOS电晶体电气串联，且经建构以回应该测试模式信号而被关掉；该输出下拉单元包含：一第一NMOS电晶体，其系经配置于该接地端与该输出端之间，且经建构以藉由该反相内部资料加以限制；及一第二NMOS电晶体，其系经配置于该接地端与该输出端之间且与该第一NMOS电晶体电气串联，且经建构以回应该测试模式信号将该数位资料下拉至该接地电压；而且该反相输出下拉单元包含：一第三NMOS电晶体，其系经配置于该接地端与该反相输出端之间，且经建构以藉由该内部资料加以限制；及一第四NMOS电晶体，其系经配置于该接地端与该反相输出端之间且与该第三NMOS电晶体电气串联，且经建构以回应该测试模式信号将该反相数位资料下拉至该接地电压。如申请专利范围第7项之高压电应力测试电路，其中该输出上拉单元包含：一第一PMOS电晶体，其系经配置于该电源端与该输出端之间，且经建构以藉由该反相数位资料加以限制；及一第二PMOS电晶体，其系经配置于该电源端与该输出端之间且与该第一PMOS电晶体电气串联，且经建构以回应以该HVS测试模式启动的测试模式信号而被关掉；而且该反相输出上拉单元包含：一第三PMOS电晶体，其系经配置于该电源端与该反相输出端之间，且经建构以藉由该数位资料加以限制；及一第四PMOS电晶体，其系经配置于该电源端与该反相输出端之间且与该第三PMOS电晶体电气串联，且经建构以回应该测试模式信号而被关掉。一种高压电应力测试电路，其包含：一内部资料产生单元，其使用低供应电压作为上拉电压产生内部资料及反相内部资料；及一电平移位器，其系用于接收该内部资料及反相内部资料且用于产生数位资料及反相数位资料，在该电平移位器中将上拉电压电平移位至高供应电压，其中在正常模式中，该内部资料及反相内部资料具有对应于输入资料的逻辑状态，且该数位资料及反相数位资料具有对应于该内部资料及反相内部资料的逻辑状态，而且在高压电应力测试模式中，控制该内部资料及反相内部资料使彼等具有低供应电压而不拘该输入资料的逻辑状态，而且该数位资料及反相数位资料具有该接地电压而不拘该内部资料及反相内部资料的逻辑状态。如申请专利范围第10项之高压电应力测试电路，其中该内部资料产生单元包含：一第一逻辑和部，其根据处于该正常模式的输入资料产生该内部资料，且其控制该内部资料以具有处于该高压电应力测试模式的低供应电压；一用于反转该第一逻辑和部的输出的反相器；及一第二逻辑和部，其根据处于该正常模式的反相器的输出信号产生该反相内部资料，且其控制该内部资料以具有处于该高压电应力测试模式的低供应电压。如申请专利范围第10项之高压电应力测试电路，其中该电平移位器包含：一电源端，透过彼来施加该高供应电压；一接地端，透过彼来施加该接地电压；一用于输出该数位资料的输出端；一用于提供该反相数位资料的反相输出端；一经配置于该电源端与该输出端之间的输出上拉单元，该输出上拉单元经建构以回应处于该正常模式的反相数位资料的上拉而将该数位资料上拉至该高供应电压，且经建构以电气切断该输出端与该电源端之间的连结而不拘处于该高压电应力测试模式的反相数位资料的逻辑状态；一经配置于该电源端与该输出端之间的反相输出上拉单元，该反相输出上拉单元经建构以回应处于该正常模式的数位资料的下拉而将该反相数位资料上拉至该高供应电压，且经建构以电气切断该反相输出端与该电源端之间的连结而不拘处于该高压电应力测试模式的数位资料的逻辑状态；一经配置于该接地端与该输出端之间的输出下拉单元，该输出下拉单元经建构以回应该反相输入资料的上拉而将该数位资料下拉至该接地电压；及一经配置于该接地端与该反相输出端之间的反相输出下拉单元，该反相输出下拉单元经建构以回应该输入资料的上拉而将该反相数位资料下拉至该接地电压。